Mikroprozessor - 8086-Pin-Konfiguration
8086 war der erste 16-Bit-Mikroprozessor, der in einem 40-poligen DIP-Chip (Dual Inline Package) erhältlich war. Lassen Sie uns nun die Pin-Konfiguration eines 8086-Mikroprozessors im Detail diskutieren.
8086 Pin-Diagramm
Hier ist das Pin-Diagramm des 8086-Mikroprozessors -
Lassen Sie uns nun die Signale im Detail diskutieren -
Power supply and frequency signals
Es verwendet eine 5-V-Gleichstromversorgung an V CC- Pin 40 und Masse an V SS- Pin 1 und 20 für seinen Betrieb.
Clock signal
Das Taktsignal wird über Pin-19 bereitgestellt. Es bietet dem Prozessor ein Timing für Operationen. Seine Frequenz ist für verschiedene Versionen unterschiedlich, dh 5 MHz, 8 MHz und 10 MHz.
Address/data bus
AD0-AD15. Dies sind 16 Adress- / Datenbusse. AD0-AD7 überträgt Bybedaten niedriger Ordnung und AD8AD15 überträgt Bydedaten höherer Ordnung. Während des ersten Taktzyklus trägt es eine 16-Bit-Adresse und danach 16-Bit-Daten.
Address/status bus
A16-A19 / S3-S6. Dies sind die 4 Adress- / Statusbusse. Während des ersten Taktzyklus trägt es eine 4-Bit-Adresse und später Statussignale.
S7/BHE
BHE steht für Bus High Enable. Es ist an Pin 34 verfügbar und dient zur Anzeige der Datenübertragung über den Datenbus D8-D15. Dieses Signal ist während des ersten Taktzyklus niedrig, danach ist es aktiv.
Read($\overline{RD}$)
Es ist an Pin 32 verfügbar und wird zum Lesen des Signals für den Lesebetrieb verwendet.
Ready
Es ist an Pin 22 verfügbar. Es ist ein Bestätigungssignal von E / A-Geräten, dass Daten übertragen werden. Es ist ein aktiv hohes Signal. Wenn es hoch ist, zeigt es an, dass das Gerät bereit ist, Daten zu übertragen. Wenn es niedrig ist, zeigt es den Wartezustand an.
RESET
Es ist an Pin 21 verfügbar und wird zum Neustarten der Ausführung verwendet. Es bewirkt, dass der Prozessor seine derzeitige Aktivität sofort beendet. Dieses Signal ist während der ersten 4 Taktzyklen aktiv hoch, um den Mikroprozessor zurückzusetzen.
INTR
Es ist an Pin 18 verfügbar. Es handelt sich um ein Interrupt-Anforderungssignal, das während des letzten Taktzyklus jedes Befehls abgetastet wird, um festzustellen, ob der Prozessor dies als Interrupt betrachtet oder nicht.
NMI
Es steht für nicht maskierbaren Interrupt und ist an Pin 17 verfügbar. Es ist ein flankengetriggerter Eingang, der eine Interruptanforderung an den Mikroprozessor verursacht.
$ \ overline {TEST} $
Dieses Signal entspricht dem Wartezustand und ist an Pin 23 verfügbar. Wenn dieses Signal hoch ist, muss der Prozessor auf den Ruhezustand warten, andernfalls wird die Ausführung fortgesetzt.
MN/$\overline{MX}$
Es steht für Minimum / Maximum und ist an Pin 33 verfügbar. Es gibt an, in welchem Modus der Prozessor arbeiten soll. Wenn es hoch ist, arbeitet es im Minimalmodus und umgekehrt.
INTA
Es ist ein Interrupt-Bestätigungssignal und eine ID, die an Pin 24 verfügbar sind. Wenn der Mikroprozessor dieses Signal empfängt, bestätigt er den Interrupt.
ALE
Es steht für Address Enable Latch und ist an Pin 25 verfügbar. Jedes Mal, wenn der Prozessor eine Operation startet, wird ein positiver Impuls erzeugt. Dieses Signal zeigt die Verfügbarkeit einer gültigen Adresse auf den Adress- / Datenleitungen an.
DEN
Es steht für Data Enable und ist an Pin 26 verfügbar. Es wird zum Aktivieren des Transreceivers 8286 verwendet. Der Transreceiver ist ein Gerät, mit dem Daten vom Adress- / Datenbus getrennt werden.
DT/R
Es steht für Data Sende- / Empfangssignal und ist an Pin 27 verfügbar. Es bestimmt die Richtung des Datenflusses durch den Transreceiver. Wenn es hoch ist, werden Daten übertragen und umgekehrt.
M/IO
Dieses Signal wird verwendet, um zwischen Speicher- und E / A-Operationen zu unterscheiden. Wenn es hoch ist, zeigt es den E / A-Betrieb an und wenn es niedrig ist, zeigt es den Speicherbetrieb an. Es ist an Pin 28 erhältlich.
WR
Es steht für Schreibsignal und ist an Pin 29 verfügbar. Es wird verwendet, um die Daten je nach Status des M / IO-Signals in den Speicher oder das Ausgabegerät zu schreiben.
HLDA
Es steht für Hold Acknowledgement Signal und ist an Pin 30 verfügbar. Dieses Signal bestätigt das HOLD Signal.
HOLD
Dieses Signal zeigt dem Prozessor an, dass externe Geräte den Zugriff auf die Adress- / Datenbusse anfordern. Es ist an Pin 31 erhältlich.
QS1 and QS0
Dies sind Warteschlangenstatussignale, die an Pin 24 und 25 verfügbar sind. Diese Signale liefern den Status der Befehlswarteschlange. Ihre Bedingungen sind in der folgenden Tabelle aufgeführt -
| QS 0 | QS 1 | Status |
|---|---|---|
| 0 | 0 | Keine Operation |
| 0 | 1 | Erstes Byte Opcode aus der Warteschlange |
| 1 | 0 | Leere die Warteschlange |
| 1 | 1 | Nachfolgendes Byte aus der Warteschlange |
S0, S1, S2
Dies sind die Statussignale, die den Betriebsstatus bereitstellen, der vom Buscontroller 8288 zum Erzeugen von Speicher- und E / A-Steuersignalen verwendet wird. Diese sind an Pin 26, 27 und 28 verfügbar. Die folgende Tabelle zeigt ihren Status -
| S 2 | S 1 | S 0 | Status |
|---|---|---|---|
| 0 | 0 | 0 | Bestätigung unterbrechen |
| 0 | 0 | 1 | E / A lesen |
| 0 | 1 | 0 | E / A schreiben |
| 0 | 1 | 1 | Halt |
| 1 | 0 | 0 | Opcode abrufen |
| 1 | 0 | 1 | Speicher gelesen |
| 1 | 1 | 0 | Speicher schreiben |
| 1 | 1 | 1 | Passiv |
LOCK
Wenn dieses Signal aktiv ist, weist es die anderen Prozessoren an, die CPU nicht aufzufordern, den Systembus zu verlassen. Es wird mit dem LOCK-Präfix für jede Anweisung aktiviert und ist an Pin 29 verfügbar.
RQ/GT1 and RQ/GT0
Dies sind die Request / Grant-Signale, die von den anderen Prozessoren verwendet werden, die die CPU auffordern, den Systembus freizugeben. Wenn das Signal von der CPU empfangen wird, sendet es eine Bestätigung. RQ / GT 0 hat eine höhere Priorität als RQ / GT 1 .