半導体デバイス-障壁ポテンシャル

N型とP型の材料は、共通の接合部で結合される前は、電気的に中性であると見なされます。ただし、接合拡散が瞬時に発生した後、電子が接合部を通過して正孔を埋め、P材料に負イオンが出現すると、この作用により接合部の近くの領域が負電荷を帯びます。N材料から離れる電子により、N材料は陽イオンを生成します。

このすべてのプロセスにより、接合部のN側が正味の正電荷を帯びます。この特定の電荷の生成は、残りの電子と正孔を接合部から遠ざける傾向があります。この動作により、他の電荷キャリアが接合部全体に拡散するのがやや困難になります。その結果、電荷が蓄積されるか、接合部に障壁電位が現れます。

次の図に示すように。結果として生じる障壁電位には、PN接合の両端に接続された小さなバッテリーがあります。与えられた図では、PおよびN材料に関するこのポテンシャル障壁の極性を観察してください。この電圧または電位は、水晶が外部エネルギー源に接続されていない場合に存在します。

ゲルマニウムの障壁電位は約0.3V、シリコンの障壁電位は0.7 Vです。これらの値を直接測定することはできず、接合部の空間電荷領域全体に現れます。電流伝導を生成するために、PN接合の障壁電位は外部電圧源によって克服されなければなりません。