Intel 8255A - opis pinów
Przyjrzyjmy się najpierw schematowi pinów Intel 8255A -
Omówmy teraz funkcjonalny opis pinów w 8255A.
Bufor magistrali danych
Jest to 8-bitowy bufor trójstanowy, który jest używany do połączenia mikroprocesora z systemową magistralą danych. Dane są przesyłane lub odbierane przez bufor zgodnie z instrukcjami CPU. Za pomocą tej magistrali przesyłane są również słowa sterujące i informacje o stanie.
Logika kontroli odczytu / zapisu
Ten blok jest odpowiedzialny za kontrolę wewnętrznego / zewnętrznego przesyłania danych / sterowania / słowa stanu. Przyjmuje dane wejściowe z adresu procesora i magistrali sterujących, a następnie wysyła polecenia do obu grup kontrolnych.
CS
To oznacza Chip Select. NISKI na tym wejściu wybiera chip i umożliwia komunikację między 8255A a CPU. Jest on podłączony do zdekodowanego adresu, a A 0 i A 1 są podłączone do linii adresowych mikroprocesora.
Ich wynik zależy od następujących warunków -
CS | A 1 | A 0 | Wynik |
---|---|---|---|
0 | 0 | 0 | PORT A |
0 | 0 | 1 | PORT B |
0 | 1 | 0 | PORT C |
0 | 1 | 1 | Rejestr kontroli |
1 | X | X | Brak wyboru |
WR
To znaczy pisać. Ten sygnał sterujący umożliwia operację zapisu. Gdy poziom tego sygnału spada, mikroprocesor zapisuje dane do wybranego portu we / wy lub rejestru sterującego.
RESETOWANIE
To jest aktywny wysoki sygnał. Czyści rejestr sterujący i ustawia wszystkie porty w tryb wejściowy.
R & D
To oznacza Czytaj. Ten sygnał sterujący umożliwia operację odczytu. Gdy sygnał jest niski, mikroprocesor odczytuje dane z wybranego portu we / wy 8255.
A 0 i A 1
Te sygnały wejściowe współpracują z RD, WR i jednym z sygnałów sterujących. Poniżej znajduje się tabela przedstawiająca ich różne sygnały i ich wynik.
A 1 | A 0 | R & D | WR | CS | Wynik |
---|---|---|---|---|---|
0 | 0 | 0 | 1 | 0 | Input Operation PORT A → Magistrala danych |
0 | 1 | 0 | 1 | 0 | PORT B → Magistrala danych |
1 | 0 | 0 | 1 | 0 | PORT C → Magistrala danych |
0 | 0 | 1 | 0 | 0 | Output Operation Magistrala danych → PORT A |
0 | 1 | 1 | 0 | 0 | Magistrala danych → PORT A |
1 | 0 | 1 | 0 | 0 | Magistrala danych → PORT B |
1 | 1 | 1 | 0 | 0 | Magistrala danych → PORT D |