인텔 8255A-핀 설명
먼저 Intel 8255A의 핀 다이어그램을 살펴 보겠습니다.
이제 8255A에서 핀의 기능 설명에 대해 논의하겠습니다.
데이터 버스 버퍼
마이크로 프로세서를 시스템 데이터 버스에 연결하는 데 사용되는 3 상태 8 비트 버퍼입니다. 데이터는 CPU의 명령에 따라 버퍼에 의해 전송되거나 수신됩니다. 제어 단어 및 상태 정보도이 버스를 사용하여 전송됩니다.
읽기 / 쓰기 제어 로직
이 블록은 데이터 / 제어 / 상태 워드의 내부 / 외부 전송을 제어합니다. CPU 주소와 제어 버스의 입력을 받아 두 제어 그룹에 차례로 명령을 내립니다.
CS
Chip Select의 약자입니다. 이 입력의 LOW는 칩을 선택하고 8255A와 CPU 간의 통신을 활성화합니다. 디코딩 된 주소에 연결되고 A 0 & A 1 은 마이크로 프로세서 주소 라인에 연결됩니다.
결과는 다음 조건에 따라 다릅니다.
CS | A 1 | A 0 | 결과 |
---|---|---|---|
0 | 0 | 0 | 포트 A |
0 | 0 | 1 | 포트 B |
0 | 1 | 0 | 포트 C |
0 | 1 | 1 | 제어 레지스터 |
1 | 엑스 | 엑스 | 선택 없음 |
WR
쓰기를 의미합니다. 이 제어 신호는 쓰기 작업을 가능하게합니다. 이 신호가 낮아지면 마이크로 프로세서는 선택된 I / O 포트 또는 제어 레지스터에 기록합니다.
초기화
이것은 액티브 하이 신호입니다. 제어 레지스터를 지우고 모든 포트를 입력 모드로 설정합니다.
RD
읽기를 의미합니다. 이 제어 신호는 읽기 작업을 가능하게합니다. 신호가 낮 으면 마이크로 프로세서는 8255의 선택된 I / O 포트에서 데이터를 읽습니다.
A 0 및 A 1
이러한 입력 신호는 RD, WR 및 제어 신호 중 하나와 함께 작동합니다. 다음은 결과와 함께 다양한 신호를 보여주는 표입니다.
A 1 | A 0 | RD | WR | CS | 결과 |
---|---|---|---|---|---|
0 | 0 | 0 | 1 | 0 | Input Operation 포트 A → 데이터 버스 |
0 | 1 | 0 | 1 | 0 | 포트 B → 데이터 버스 |
1 | 0 | 0 | 1 | 0 | 포트 C → 데이터 버스 |
0 | 0 | 1 | 0 | 0 | Output Operation 데이터 버스 → PORT A |
0 | 1 | 1 | 0 | 0 | 데이터 버스 → PORT A |
1 | 0 | 1 | 0 | 0 | 데이터 버스 → PORT B |
1 | 1 | 1 | 0 | 0 | 데이터 버스 → PORT D |