Điện tử cơ bản - JFET
JFET được viết tắt là Junction Field Effect Transistor. JFET cũng giống như FET bình thường. Các loại JFET là FET kênh n và FET kênh P. Vật liệu loại p được thêm vào chất nền loại n trong FET kênh n, trong khi chất liệu loại n được thêm vào chất nền loại p trong FET kênh p. Do đó, thảo luận về một loại FET là đủ để hiểu cả hai.
Kênh N FET
FET kênh N là Transistor hiệu ứng trường được sử dụng nhiều nhất. Để chế tạo Nchannel FET, một thanh hẹp của chất bán dẫn loại N được sử dụng trên đó vật liệu loại P được hình thành bằng cách khuếch tán ở các mặt đối diện. Hai mặt này được nối để tạo ra một kết nối duy nhất cho thiết bị đầu cuối cổng. Điều này có thể được hiểu từ hình sau.
Hai cổng này lắng đọng (vật liệu loại p) tạo thành hai điốt PN. Khu vực giữa các cổng được gọi làchannel. Phần lớn các nhà cung cấp dịch vụ đi qua kênh này. Do đó, dạng mặt cắt ngang của FET được hiểu như hình sau.
Tiếp điểm Ohmic được thực hiện ở hai đầu của thanh bán dẫn loại n tạo thành nguồn và cống. Nguồn và các đầu nối xả có thể được thay thế cho nhau.
Hoạt động của FET kênh N
Trước khi đi vào hoạt động của FET, người ta nên hiểu các lớp cạn kiệt được hình thành như thế nào. Đối với điều này, chúng ta hãy giả sử rằng điện áp tại thiết bị đầu cuối cổng nóiVGG được phân cực ngược trong khi điện áp tại đầu cuối cống cho biết VDDkhông được áp dụng. Hãy để đây là trường hợp 1.
Trong case 1, Khi nào VGG là thành kiến ngược và VDDkhông được áp dụng, các vùng cạn kiệt giữa các lớp P và N có xu hướng mở rộng. Điều này xảy ra khi điện áp âm được đặt vào, thu hút các lỗ từ lớp loại p về phía cực cổng.
Trong case 2, Khi nào VDD được áp dụng (đầu cuối tích cực để thoát nước và đầu cuối âm cho nguồn) và VGG không được áp dụng, các điện tử chảy từ nguồn đến nguồn tạo thành dòng thoát ID.
Bây giờ chúng ta hãy xem xét hình sau để hiểu điều gì sẽ xảy ra khi cả hai nguồn cung cấp được cung cấp.
Nguồn cung cấp tại thiết bị đầu cuối cổng làm cho lớp cạn kiệt phát triển và điện áp tại đầu cuối cống cho phép dòng xả từ nguồn đến thiết bị đầu cuối thoát. Giả sử điểm ở đầu cực nguồn là B và điểm ở đầu cực cống là A, khi đó điện trở của kênh sẽ sao cho điện áp rơi ở đầu A lớn hơn điện áp rơi ở đầu B. Có nghĩa là,
VA>VB
Do đó, sự sụt giảm điện áp đang tăng dần theo chiều dài của kênh. Vì vậy, hiệu ứng phân cực ngược mạnh hơn ở đầu cuối cống so với đầu cuối nguồn. Đây là lý do tại sao lớp suy giảm có xu hướng thâm nhập vào kênh tại điểm A nhiều hơn tại điểm B, khi cả haiVGG và VDDđược áp dụng. Hình sau giải thích điều này.
Bây giờ chúng ta đã hiểu về hoạt động của FET, chúng ta hãy đi qua hoạt động thực sự của FET.
Chế độ hoạt động cạn kiệt
Vì chiều rộng của lớp cạn kiệt đóng một vai trò quan trọng trong hoạt động của FET, nên tên của chế độ hoạt động cạn kiệt có nghĩa là. Chúng tôi có một chế độ khác được gọi là chế độ hoạt động nâng cao, sẽ được thảo luận trong hoạt động của MOSFET. NhưngJFETs have only depletion mode hoạt động.
Chúng ta hãy xem xét rằng không có tiềm năng được áp dụng giữa cổng và thiết bị đầu cuối nguồn và một tiềm năng VDDđược áp dụng giữa cống và nguồn. Bây giờ, một hiện tạiIDchảy từ cống đến đầu cuối nguồn, ở mức tối đa khi chiều rộng kênh lớn hơn. Để điện áp được áp dụng giữa cổng và đầu cuối nguồnVGGlà thành kiến ngược. Điều này làm tăng chiều rộng cạn kiệt, như đã thảo luận ở trên. Khi các lớp lớn lên, tiết diện của kênh giảm và do đó dòng thoátID cũng giảm.
Khi dòng tiêu này được tăng thêm nữa, một giai đoạn xảy ra ở đó cả hai lớp cạn kiệt tiếp xúc với nhau và ngăn dòng IDlưu lượng. Điều này được thể hiện rõ ràng trong hình sau.
Điện áp mà tại đó cả hai lớp suy giảm này "chạm" theo nghĩa đen được gọi là "Pinch off voltage”. Nó được chỉ định là VP. Tại thời điểm này, dòng chảy thực sự là con số không. Do đó dòng xả là một hàm của điện áp phân cực ngược ở cổng.
Vì điện áp cổng kiểm soát dòng chảy, FET được gọi là voltage controlled device. Điều này được hiểu rõ ràng hơn từ đường cong đặc tính cống.
Đặc điểm thoát nước của JFET
Chúng ta hãy thử tóm tắt chức năng của FET qua đó chúng ta có thể có được đường cong đặc trưng cho cống của FET. Mạch của FET để có được những đặc điểm này được đưa ra dưới đây.
Khi điện áp giữa cổng và nguồn VGS bằng 0, hoặc chúng bị ngắn, dòng điện ID từ nguồn đến cống cũng là con số không vì không có VDSđã áp dụng. Khi điện áp giữa cống và nguồnVDS được tăng lên, dòng chảy hiện tại IDtừ nguồn đến cống tăng. Sự gia tăng dòng điện này là tuyến tính đến một điểm nhất địnhA, được biết như Knee Voltage.
Các thiết bị đầu cuối cổng sẽ ở trong điều kiện phân cực ngược và như IDtăng lên, các vùng suy giảm có xu hướng co lại. Sự thắt chặt này có chiều dài không bằng nhau làm cho các vùng này đến gần hơn ở cống và xa hơn ở cống, dẫn đếnpinch offVôn. Điện áp tắt nguồn được định nghĩa là mức tiêu hao tối thiểu đến điện áp nguồn nơi dòng xả đạt đến giá trị không đổi (giá trị bão hòa). Điểm tại đó điện áp tắt này xảy ra được gọi làPinch off point, được biểu thị là B.
Như VDS được tăng thêm, sức đề kháng của kênh cũng tăng theo cách IDthực tế vẫn không đổi. Vùng miền, quốc giaBC được gọi là saturation regionhoặc vùng khuếch đại. Tất cả những điểm này cùng với các điểm A, B và C được vẽ trong biểu đồ bên dưới.
Các đặc tính cống được vẽ cho dòng chảy ID chống lại điện áp nguồn cống VDScho các giá trị khác nhau của điện áp nguồn cổng VGS. Các đặc tính tiêu hao tổng thể cho các điện áp đầu vào khác nhau như được đưa ra dưới đây.
Vì điện áp cổng âm kiểm soát dòng xả, FET được gọi là thiết bị điều khiển điện áp. Các đặc tính thoát nước cho biết hiệu suất của FET. Các đặc tính cống được vẽ ở trên được sử dụng để lấy các giá trị của Điện trở xả, Độ dẫn điện và Hệ số khuếch đại.