IC vòng khóa pha
Vòng bị khóa theo pha (PLL)là một trong những khối quan trọng trong hệ thống tuyến tính. Nó rất hữu ích trong các hệ thống thông tin liên lạc như radar, vệ tinh, FM, v.v.
Chương này thảo luận chi tiết về sơ đồ khối của PLL và IC 565.
Sơ đồ khối của PLL
Vòng lặp bị khóa theo pha (PLL) chủ yếu bao gồm những điều sau đây three blocks -
- Máy dò pha
- Bộ lọc thông thấp hoạt động
- Bộ dao động điều khiển điện áp (VCO)
Các block diagram của PLL được thể hiện trong hình sau:
Đầu ra của bộ tách sóng pha được áp dụng như một đầu vào của bộ lọc thông thấp đang hoạt động. Tương tự, đầu ra của bộ lọc thông thấp hoạt động được áp dụng như một đầu vào của VCO.
Các working của một PLL như sau:
Phase detector tạo ra điện áp một chiều, tỷ lệ với độ lệch pha giữa tín hiệu đầu vào có tần số $ f_ {in} $ và tín hiệu phản hồi (đầu ra) có tần số $ f_ {out} $.
A Phase detector là một hệ số và nó tạo ra hai thành phần tần số ở đầu ra - tổng của các tần số $ f_ {in} $ và $ f_ {out} $ và hiệu số của các tần số $ f_ {in} $ & $ f_ {out} $.
An active low pass filtertạo ra điện áp một chiều ở đầu ra của nó, sau khi loại bỏ thành phần tần số cao có trong đầu ra của bộ tách sóng pha. Nó cũng khuếch đại tín hiệu.
A VCOtạo ra một tín hiệu có tần số nhất định, khi không có đầu vào áp dụng cho nó. Tần số này có thể được dịch chuyển sang hai bên bằng cách đặt điện áp một chiều vào nó. Do đó, độ lệch tần số tỷ lệ thuận với điện áp một chiều có ở đầu ra của bộ lọc thông thấp.
Các thao tác trên diễn ra cho đến khi tần số VCO bằng tần số tín hiệu đầu vào. Dựa trên loại ứng dụng, chúng ta có thể sử dụng đầu ra của bộ lọc thông thấp đang hoạt động hoặc đầu ra của VCO. PLL được sử dụng trong nhiềuapplications chẳng hạn như bộ giải điều chế FM, bộ tạo xung nhịp, v.v.
PLL hoạt động ở một trong những following three modes -
- Chế độ chạy tự do
- Chế độ chụp
- Chế độ khóa
Ban đầu, PLL hoạt động trong free running modekhi không có đầu vào nào được áp dụng cho nó. Khi một tín hiệu đầu vào có tần số nào đó được áp dụng cho PLL, thì tần số tín hiệu đầu ra của VCO sẽ bắt đầu thay đổi. Ở giai đoạn này, PLL được cho là đang hoạt động trongcapture mode. Tần số tín hiệu đầu ra của VCO sẽ thay đổi liên tục cho đến khi nó bằng tần số tín hiệu đầu vào. Bây giờ, nó được cho là PLL đang hoạt động tronglock mode.
IC 565
IC 565 là IC vòng khóa pha thông dụng nhất. Đó là Gói nội tuyến kép (DIP) 14 pin. Cácpin diagram của IC 565 được thể hiện trong hình sau:
Mục đích của mỗi pin là tự giải thích từ sơ đồ trên. Trong số 14 chân, chỉ có 10 chân (chân số 1 đến 10) được sử dụng cho hoạt động của PLL. Vì vậy, 4 chân còn lại (chân số 11 đến 14) được gắn nhãn NC (No Connection).
Các VCOtạo ra một đầu ra ở chân số 4 của IC 565, khi chân số 2 và 3 được nối đất. Về mặt toán học, chúng ta có thể viết tần số đầu ra, $ f_ {out} $ của VCO dưới dạng.
$$ f_ {out} = \ frac {0,25} {R_VC_V} $$
Ở đâu,
$ R_ {V} $ là điện trở bên ngoài được nối với chân số 8
$ C_ {V} $ là tụ điện bên ngoài được kết nối với chân số 9
Bằng cách chọn các giá trị thích hợp của $ R_ {V} $ và $ C_ {V} $, chúng ta có thể sửa (xác định) tần số đầu ra, $ f_ {out} $ của VCO.
Pin numbers 4 and 5được nối ngắn với một dây bên ngoài để đầu ra của VCO có thể được sử dụng như một trong những đầu vào của bộ tách sóng pha.
IC 565 có điện trở bên trong là $ 3,6K \ Omega $. Một tụ điện, C phải được kết nối giữa các chân số 7 và 10 để tạo ralow pass filter với nội trở đó.
Lưu ý rằng theo yêu cầu, chúng ta phải cấu hình đúng các chân của IC 565.