Intel 8255A - Mô tả chân

Đầu tiên chúng ta hãy xem sơ đồ chân của Intel 8255A -

Bây giờ chúng ta hãy thảo luận về mô tả chức năng của các chân trong 8255A.

Bộ đệm Bus dữ liệu

Nó là một bộ đệm 8 bit ba trạng thái, được sử dụng để giao tiếp bộ vi xử lý với bus dữ liệu hệ thống. Dữ liệu được bộ đệm truyền hoặc nhận theo hướng dẫn của CPU. Điều khiển từ và thông tin trạng thái cũng được chuyển bằng xe buýt này.

Logic điều khiển đọc / ghi

Khối này có nhiệm vụ kiểm soát việc truyền dữ liệu / điều khiển / trạng thái từ bên trong ra bên ngoài. Nó chấp nhận đầu vào từ địa chỉ CPU và các bus điều khiển, và lần lượt ra lệnh cho cả hai nhóm điều khiển.

CS

Nó là viết tắt của Chip Select. Giá trị THẤP trên đầu vào này chọn chip và cho phép giao tiếp giữa 8255A và CPU. Nó được kết nối với địa chỉ đã được giải mã và A ₀ & A ₁ được kết nối với các đường địa chỉ của bộ vi xử lý.

Kết quả của chúng phụ thuộc vào các điều kiện sau:

CS	A 1	A 0	Kết quả
0	0	0	CỔNG A
0	0	1	CỔNG B
0	1	0	CỔNG C
0	1	1	Đăng ký kiểm soát
1	X	X	Không có sự lựa chọn nào

WR

Nó là viết tắt của viết. Tín hiệu điều khiển này cho phép hoạt động ghi. Khi tín hiệu này ở mức thấp, bộ vi xử lý sẽ ghi vào một cổng I / O hoặc thanh ghi điều khiển đã chọn.

CÀI LẠI

Đây là một tín hiệu cao đang hoạt động. Nó xóa thanh ghi điều khiển và đặt tất cả các cổng ở chế độ đầu vào.

RD

Nó là viết tắt của Read. Tín hiệu điều khiển này cho phép hoạt động Đọc. Khi tín hiệu ở mức thấp, bộ vi xử lý sẽ đọc dữ liệu từ cổng I / O đã chọn của 8255.

A ₀ và A ₁

Các tín hiệu đầu vào này hoạt động với RD, WR và một trong các tín hiệu điều khiển. Sau đây là bảng hiển thị các tín hiệu khác nhau của họ với kết quả của họ.

A 1	A 0	RD	WR	CS	Kết quả
0	0	0	1	0	Input Operation CỔNG A → Xe buýt dữ liệu
0	1	0	1	0	PORT B ​​→ Data Bus
1	0	0	1	0	PORT C → Data Bus
0	0	1	0	0	Output Operation Bus dữ liệu → CỔNG A
0	1	1	0	0	Bus dữ liệu → CỔNG A
1	0	1	0	0	Bus dữ liệu → CỔNG B
1	1	1	0	0	Bus dữ liệu → CỔNG D