समानांतर सिस्टम में प्रोसेसर

80 के दशक में, एक विशेष उद्देश्य प्रोसेसर जिसे मल्टीकॉमपैक कहा जाता है बनाने के लिए लोकप्रिय था Transputer। एक ट्रांसप्यूटर में एक कोर प्रोसेसर, एक छोटा एसआरएएम मेमोरी, एक डीआरएएम मुख्य मेमोरी इंटरफेस और चार संचार चैनल शामिल हैं, सभी एक चिप पर। एक समानांतर कंप्यूटर संचार करने के लिए, चैनलों को ट्रांसपॉइंट का एक नेटवर्क बनाने के लिए जोड़ा गया था। लेकिन इसमें कम्प्यूटेशनल शक्ति की कमी है और इसलिए यह समानांतर अनुप्रयोगों की बढ़ती मांग को पूरा नहीं कर सकता है। यह समस्या RISC प्रोसेसर के विकास से हल हुई और यह सस्ती भी थी।

आधुनिक समानांतर कंप्यूटर माइक्रोप्रोसेसरों का उपयोग करता है जो अनुदेश-स्तर समानता और डेटा स्तर समानता जैसे कई स्तरों पर समानता का उपयोग करता है।

उच्च प्रदर्शन प्रोसेसर

RISC और RISCy प्रोसेसर आज के समानांतर कंप्यूटर बाजार पर हावी हैं।

पारंपरिक आरआईएससी के लक्षण हैं -

• कुछ संबोधित मोड है।
• निर्देशों के लिए एक निश्चित प्रारूप है, आमतौर पर 32 या 64 बिट्स।
• डेटा को रजिस्टर से मेमोरी में लोड करने और रजिस्टर से मेमोरी में डेटा स्टोर करने के लिए समर्पित लोड / स्टोर निर्देश है।
• रजिस्टरों पर अंकगणित संचालन हमेशा किया जाता है।
• पाइप लाइनिंग का उपयोग करता है।

इन दिनों अधिकांश माइक्रोप्रोसेसरों में सुपरस्केलर हैं, अर्थात एक समानांतर कंप्यूटर में कई निर्देश पाइपलाइनों का उपयोग किया जाता है। इसलिए, सुपरसक्लर प्रोसेसर एक ही समय में एक से अधिक निर्देशों को निष्पादित कर सकते हैं। सुपरस्लेकर प्रोसेसर की प्रभावशीलता अनुप्रयोगों में उपलब्ध अनुदेश-स्तरीय समानता (ILP) की मात्रा पर निर्भर है। पाइपलाइनों को भरा रखने के लिए, हार्डवेयर स्तर पर निर्देशों को प्रोग्राम ऑर्डर की तुलना में एक अलग क्रम में निष्पादित किया जाता है।

कई आधुनिक माइक्रोप्रोसेसर सुपर पाइपेलिंग दृष्टिकोण का उपयोग करते हैं । में सुपर पाइपलाइनिंग ,, घड़ी आवृत्ति को बढ़ाने के काम एक पाइप लाइन के मंच के भीतर किया कम हो जाता है और पाइपलाइन चरणों की संख्या बढ़ जाती है।

बहुत बड़े इंस्ट्रक्शन वर्ड (वीएलआईडब्ल्यू) प्रोसेसर

ये क्षैतिज माइक्रोप्रोग्रामिंग और सुपरस्लेकर प्रसंस्करण से प्राप्त होते हैं। वीएलआईडब्ल्यू प्रोसेसर में निर्देश बहुत बड़े हैं। एक निर्देश के भीतर संचालन समानांतर में निष्पादित किया जाता है और निष्पादन के लिए उपयुक्त कार्यात्मक इकाइयों को भेजा जाता है। इसलिए, वीएलआईडब्ल्यू निर्देश लाने के बाद, इसके संचालन को डिकोड किया जाता है। फिर संचालन को कार्यात्मक इकाइयों में भेजा जाता है जिसमें उन्हें समानांतर में निष्पादित किया जाता है।

वेक्टर प्रोसेसर

वेक्टर प्रोसेसर सामान्य-प्रयोजन माइक्रोप्रोसेसर के सह-प्रोसेसर हैं। वेक्टर प्रोसेसर आम तौर पर रजिस्टर-रजिस्टर या मेमोरी-मेमोरी होते हैं। एक वेक्टर निर्देश को लाया और डिकोड किया जाता है और फिर ऑपरेंड वैक्टर के प्रत्येक तत्व के लिए एक निश्चित ऑपरेशन किया जाता है, जबकि एक सामान्य प्रोसेसर में एक वेक्टर ऑपरेशन को कोड में एक लूप संरचना की आवश्यकता होती है। इसे और अधिक कुशल बनाने के लिए, वेक्टर प्रोसेसर एक साथ कई वेक्टर ऑपरेशन को चेन करते हैं, अर्थात, एक वेक्टर ऑपरेशन से परिणाम को ऑपरेंड के रूप में दूसरे में भेजा जाता है।

कैशिंग

कैश उच्च-प्रदर्शन माइक्रोप्रोसेसर के महत्वपूर्ण तत्व हैं। प्रत्येक 18 महीनों के बाद, माइक्रोप्रोसेसरों की गति दो बार हो जाती है, लेकिन मुख्य मेमोरी के लिए DRAM चिप्स इस गति का मुकाबला नहीं कर सकते हैं। तो, प्रोसेसर और मेमोरी के बीच स्पीड गैप को कम करने के लिए कैश पेश किए जाते हैं। एक कैश एक तेज़ और छोटी SRAM मेमोरी है। आधुनिक प्रोसेसर में कई और कैश लगाए जाते हैं जैसे ट्रांसलेशन लुक-साइड बफर (TLB) कैश, इंस्ट्रक्शन और डेटा कैश इत्यादि।

डायरेक्ट मैप्ड कैश

प्रत्यक्ष मैप किए गए कैश में, मुख्य मेमोरी में कैश स्थानों के पते के एक-से-एक मैपिंग के लिए एक 'मोडुलो' फ़ंक्शन का उपयोग किया जाता है। जैसे ही कैश प्रविष्टि में कई मुख्य मेमोरी ब्लॉक मैप किए जा सकते हैं, प्रोसेसर को यह निर्धारित करने में सक्षम होना चाहिए कि कैश में डेटा ब्लॉक वास्तव में आवश्यक डेटा ब्लॉक है या नहीं। यह पहचान कैश ब्लॉक के साथ टैग को संग्रहीत करके की जाती है।

पूरी तरह से सहयोगी कैश

एक पूरी तरह से साहचर्य मानचित्रण कैश में कहीं भी कैश ब्लॉक रखने की अनुमति देता है। कुछ प्रतिस्थापन नीति का उपयोग करके, कैश एक कैश प्रविष्टि निर्धारित करता है जिसमें वह कैश ब्लॉक को संग्रहीत करता है। पूरी तरह से सहयोगी कैश में लचीली मैपिंग है, जो कैश-एंट्री संघर्षों की संख्या को कम करता है। चूंकि पूरी तरह से साहचर्य कार्यान्वयन महंगा है, इसलिए इनका उपयोग बड़े पैमाने पर नहीं किया जाता है।

सेट-एसोसिएटिव कैश

एक सेट-एसोसिएटिव मैपिंग एक डायरेक्ट मैपिंग और एक पूरी तरह से एसोसिएटिव मैपिंग का एक संयोजन है। इस स्थिति में, कैश प्रविष्टियों को कैश सेट में विभाजित किया जाता है। जैसा कि डायरेक्ट मैपिंग में होता है, कैश में सेट करने के लिए मेमोरी ब्लॉक की एक निश्चित मैपिंग होती है। लेकिन कैश सेट के अंदर, एक मेमोरी ब्लॉक को पूरी तरह से साहचर्य तरीके से मैप किया जाता है।

कैश की रणनीतियाँ

मैपिंग तंत्र के अलावा, कैश को कई रणनीतियों की भी आवश्यकता होती है जो निर्दिष्ट करती हैं कि कुछ घटनाओं के मामले में क्या होना चाहिए। (सेट-) साहचर्य कैश के मामले में, कैश को यह निर्धारित करना चाहिए कि कैश ब्लॉक को कैश में प्रवेश करने के लिए किस नए ब्लॉक से बदलना है।

कुछ प्रसिद्ध प्रतिस्थापन रणनीतियाँ हैं -

• फर्स्ट-इन फर्स्ट आउट (FIFO)
• कम से कम हाल ही में प्रयुक्त (LRU)