Intel 8255A - คำอธิบายพิน
ก่อนอื่นเรามาดูพินไดอะแกรมของ Intel 8255A -
ตอนนี้ให้เราพูดถึงคำอธิบายการทำงานของหมุดใน 8255A
บัฟเฟอร์บัสข้อมูล
เป็นบัฟเฟอร์ 8 บิตแบบไตรสเตตซึ่งใช้เพื่อเชื่อมต่อไมโครโปรเซสเซอร์กับบัสข้อมูลระบบ ข้อมูลถูกส่งหรือรับโดยบัฟเฟอร์ตามคำแนะนำของ CPU คำควบคุมและข้อมูลสถานะจะถูกโอนโดยใช้บัสนี้ด้วย
อ่าน / เขียนลอจิกการควบคุม
บล็อกนี้มีหน้าที่ควบคุมการถ่ายโอนข้อมูล / คำควบคุม / สถานะภายใน / ภายนอก รับอินพุตจากที่อยู่ CPU และบัสควบคุมและในทางกลับกันปัญหาคำสั่งไปยังทั้งสองกลุ่มควบคุม
CS
ย่อมาจาก Chip Select อินพุตนี้ต่ำจะเลือกชิปและเปิดใช้งานการสื่อสารระหว่าง 8255A และ CPU เชื่อมต่อกับแอดเดรสที่ถอดรหัสและ A 0 & A 1เชื่อมต่อกับบรรทัดแอดเดรสของไมโครโปรเซสเซอร์
ผลลัพธ์ขึ้นอยู่กับเงื่อนไขต่อไปนี้ -
| CS | ก1 | ก0 | ผลลัพธ์ |
|---|---|---|---|
| 0 | 0 | 0 | พอร์ต A |
| 0 | 0 | 1 | พอร์ตข |
| 0 | 1 | 0 | พอร์ตค |
| 0 | 1 | 1 | ควบคุมการลงทะเบียน |
| 1 | X | X | ไม่มีการเลือก |
WR
ย่อมาจากเขียน สัญญาณควบคุมนี้เปิดใช้งานการเขียน เมื่อสัญญาณต่ำไมโครโปรเซสเซอร์จะเขียนลงในพอร์ต I / O ที่เลือกหรือรีจิสเตอร์ควบคุม
รีเซ็ต
นี่คือสัญญาณสูงที่ใช้งานอยู่ จะล้างรีจิสเตอร์ควบคุมและตั้งค่าพอร์ตทั้งหมดในโหมดอินพุต
RD
ย่อมาจาก Read สัญญาณควบคุมนี้เปิดใช้งานการอ่าน เมื่อสัญญาณต่ำไมโครโปรเซสเซอร์จะอ่านข้อมูลจากพอร์ต I / O ที่เลือกของ 8255
A 0และ A 1
สัญญาณอินพุตเหล่านี้ทำงานร่วมกับ RD, WR และหนึ่งในสัญญาณควบคุม ต่อไปนี้เป็นตารางแสดงสัญญาณต่างๆพร้อมผลลัพธ์
| ก1 | ก0 | RD | WR | CS | ผลลัพธ์ |
|---|---|---|---|---|---|
| 0 | 0 | 0 | 1 | 0 | Input Operation พอร์ต A →บัสข้อมูล |
| 0 | 1 | 0 | 1 | 0 | พอร์ต B →บัสข้อมูล |
| 1 | 0 | 0 | 1 | 0 | พอร์ต C →บัสข้อมูล |
| 0 | 0 | 1 | 0 | 0 | Output Operation บัสข้อมูล→พอร์ต A |
| 0 | 1 | 1 | 0 | 0 | บัสข้อมูล→พอร์ต A |
| 1 | 0 | 1 | 0 | 0 | บัสข้อมูล→พอร์ตข |
| 1 | 1 | 1 | 0 | 0 | บัสข้อมูล→พอร์ตง |