Projekt VLSI - system cyfrowy

Integracja na bardzo dużą skalę (VLSI) to proces tworzenia pliku integrated circuit (IC), łącząc tysiące plików transistorsw jeden chip. VLSI zaczęło się w latach 70. XX wieku, kiedy było złożonesemiconductor i communicationopracowywano technologie. Plikmicroprocessor jest urządzeniem VLSI.

Przed wprowadzeniem technologii VLSI większość układów scalonych miała ograniczony zestaw funkcji, które mogły wykonywać. Naelectronic circuit może składać się z CPU, ROM, RAM i inne glue logic. VLSI pozwala projektantom układów scalonych dodać je wszystkie do jednego układu.

Przemysł elektroniczny osiągnął fenomenalny wzrost w ciągu ostatnich kilku dziesięcioleci, głównie z powodu szybkiego postępu w technologiach integracji na dużą skalę i zastosowaniach do projektowania systemów. Wraz z pojawieniem się projektów integracji na bardzo dużą skalę (VLSI), liczba zastosowań układów scalonych (IC) w wysokowydajnych obliczeniach, sterowaniu, telekomunikacji, przetwarzaniu obrazu i wideo oraz elektronice użytkowej rośnie w bardzo szybkim tempie.

Obecne najnowocześniejsze technologie, takie jak wysoka rozdzielczość i niska przepływność wideo oraz komunikacja komórkowa zapewniają użytkownikom końcowym niesamowitą liczbę aplikacji, moc obliczeniową i przenośność. Oczekuje się, że ten trend będzie się szybko rozwijał, co będzie miało bardzo istotny wpływ na projektowanie VLSI i systemów.

Przepływ projektowy VLSI

Schemat przepływu obwodów IC VLSI pokazano na poniższym rysunku. Poszczególne poziomy projektowania są ponumerowane, a bloki pokazują procesy w przepływie projektowania.

Specyfikacje są na pierwszym miejscu, opisują abstrakcyjnie funkcjonalność, interfejs i architekturę cyfrowego obwodu IC, który ma zostać zaprojektowany.

Następnie tworzony jest opis behawioralny, aby przeanalizować projekt pod względem funkcjonalności, wydajności, zgodności z określonymi normami i innymi specyfikacjami.

Opis RTL jest wykonywany za pomocą HDL. Ten opis RTL jest symulowany w celu przetestowania funkcjonalności. Odtąd potrzebujemy pomocy narzędzi EDA.

Opis RTL jest następnie konwertowany na listę sieci na poziomie bramki za pomocą narzędzi do syntezy logicznej. Lista sieci na poziomie gatelevel to opis obwodu pod względem bramek i połączeń między nimi, które są wykonane w taki sposób, aby były zgodne ze specyfikacją czasową, mocą i obszarem.

Na koniec tworzony jest fizyczny układ, który zostanie zweryfikowany, a następnie wysłany do produkcji.

Wykres Y.

Wykres Y Gajskiego-Kuhna to model, który zawiera rozważania przy projektowaniu urządzeń półprzewodnikowych.

Trzy domeny wykresu Y Gajskiego-Kuhna znajdują się na osiach promieniowych. Każdą z domen można podzielić na poziomy abstrakcji za pomocą koncentrycznych pierścieni.

Na najwyższym poziomie (pierścień zewnętrzny) rozważamy architekturę chipa; na niższych poziomach (pierścienie wewnętrzne) sukcesywnie dopracowujemy projekt do bardziej szczegółowej realizacji -

Tworzenie opisu strukturalnego z opisu behawioralnego osiąga się poprzez procesy syntezy wysokiego poziomu lub syntezy logicznej.

Tworzenie opisu fizycznego na podstawie opisu strukturalnego osiąga się poprzez syntezę układu.

Hierarchia projektu - strukturalna

Hierarchia projektu obejmuje zasadę „Dziel i rządź”. To nic innego jak podzielenie zadania na mniejsze zadania, aż do osiągnięcia najprostszego poziomu. Ten proces jest najbardziej odpowiedni, ponieważ ostatnia ewolucja projektu stała się tak prosta, że ​​jego produkcja staje się łatwiejsza.

Możemy zaprojektować dane zadanie w domenie procesu projektowania (behawioralnego, strukturalnego i geometrycznego). Aby to zrozumieć, weźmy przykład projektowania 16-bitowego sumatora, jak pokazano na poniższym rysunku.

Tutaj cały chip 16-bitowego sumatora jest podzielony na cztery moduły 4-bitowych sumatorów. Dalej, dzieląc 4-bitowy sumator na 1-bitowy lub półsumator. Dodatek 1-bitowy to najprostszy proces projektowania, a jego wewnętrzny obwód jest również łatwy do wykonania na chipie. Teraz, łącząc wszystkie ostatnie cztery sumatory, możemy zaprojektować sumator 4-bitowy i idąc dalej, możemy zaprojektować sumator 16-bitowy.