Grundlegende Elektronik - JFET

Der JFET wird als abgekürzt Junction Field Effect Transistor. JFET ist wie ein normaler FET. Die Arten von JFET sind n-Kanal-FET und P-Kanal-FET. Ein p-Typ-Material wird dem n-Typ-Substrat im n-Kanal-FET hinzugefügt, während ein n-Typ-Material dem p-Typ-Substrat im p-Kanal-FET hinzugefügt wird. Daher reicht es aus, einen FET-Typ zu diskutieren, um beide zu verstehen.

N-Kanal FET

Der N-Kanal-FET ist der am häufigsten verwendete Feldeffekttransistor. Zur Herstellung eines N-Kanal-FET wird ein schmaler Stab aus N-Halbleitern verwendet, auf dem P-Typ-Material durch Diffusion auf den gegenüberliegenden Seiten gebildet wird. Diese beiden Seiten sind miteinander verbunden, um eine einzige Verbindung für den Gate-Anschluss herzustellen. Dies ist aus der folgenden Abbildung ersichtlich.

Diese beiden Gate-Abscheidungen (Materialien vom p-Typ) bilden zwei PN-Dioden. Der Bereich zwischen den Toren wird als bezeichnetchannel. Die Mehrheitsbetreiber passieren diesen Kanal. Daher wird die Querschnittsform des FET als die folgende Figur verstanden.

Ohmsche Kontakte werden an den beiden Enden des n-Halbleiterstabs hergestellt, die die Source und den Drain bilden. Die Source- und die Drain-Klemmen können vertauscht werden.

Betrieb des N-Kanal-FET

Bevor man in den Betrieb des FET geht, sollte man verstehen, wie die Verarmungsschichten gebildet werden. Nehmen wir dazu an, dass die Spannung am Gate-Anschluss zV_GG ist in Sperrrichtung vorgespannt, während die Spannung am Drain-Anschluss z V_DDwird nicht angewendet. Dies sei der Fall 1.

• Im case 1, Wann V_GG ist in Sperrrichtung vorgespannt und V_DDWird dies nicht angewendet, neigen die Verarmungsbereiche zwischen P- und N-Schichten dazu, sich auszudehnen. Dies geschieht, wenn die angelegte negative Spannung die Löcher von der p-Typ-Schicht zum Gate-Anschluss hin anzieht.

• Im case 2, Wann V_DD wird angelegt (positiver Anschluss an Drain und negativer Anschluss an Source) und V_GG Wird nicht angelegt, fließen die Elektronen von Source zu Drain, die den Drainstrom bilden I_D.

Betrachten wir nun die folgende Abbildung, um zu verstehen, was passiert, wenn beide Vorräte gegeben werden.

Die Versorgung am Gate-Anschluss lässt die Verarmungsschicht wachsen und die Spannung am Drain-Anschluss ermöglicht den Drain-Strom von Source zu Drain-Anschluss. Angenommen, der Punkt am Source-Anschluss ist B und der Punkt am Drain-Anschluss ist A, dann ist der Widerstand des Kanals so, dass der Spannungsabfall an Klemme A größer ist als der Spannungsabfall an Klemme B. Was bedeutet,

V_A>V_B

Daher ist der Spannungsabfall über die Länge des Kanals progressiv. Daher ist der Sperrvorspannungseffekt am Drain-Anschluss stärker als am Source-Anschluss. Aus diesem Grund neigt die Verarmungsschicht dazu, am Punkt A mehr in den Kanal einzudringen als am Punkt B, wenn beideV_GG und V_DDangewendet werden. Die folgende Abbildung erklärt dies.

Nachdem wir das Verhalten des FET verstanden haben, lassen Sie uns den tatsächlichen Betrieb des FET durchgehen.

Erschöpfungsmodus

Da die Breite der Verarmungsschicht beim Betrieb des FET eine wichtige Rolle spielt, impliziert der Betriebsmodus der Namensverarmung. Wir haben einen anderen Modus namens Enhancement-Betriebsmodus, der im Betrieb von MOSFETs diskutiert wird. AberJFETs have only depletion mode Betriebs.

Nehmen wir an, dass zwischen Gate- und Source-Anschlüssen kein Potential angelegt wird und ein Potential vorhanden ist V_DDwird zwischen Drain und Source angewendet. Nun ein StromI_Dfließt vom Drain zum Source-Terminal, maximal, wenn die Kanalbreite größer ist. Lassen Sie die Spannung zwischen Gate und Source-Anschluss anlegenV_GGist in Sperrrichtung vorgespannt. Dies erhöht die Verarmungsbreite, wie oben diskutiert. Wenn die Schichten wachsen, nimmt der Querschnitt des Kanals und damit der Drainstrom abI_D nimmt auch ab.

Wenn dieser Drainstrom weiter erhöht wird, tritt eine Stufe auf, in der sich beide Verarmungsschichten berühren und den Strom verhindern I_Dfließen. Dies ist in der folgenden Abbildung deutlich dargestellt.

Die Spannung, bei der sich diese beiden Verarmungsschichten buchstäblich „berühren“, wird als „Pinch off voltage”. Es wird als VP angezeigt. Der Drainstrom ist zu diesem Zeitpunkt buchstäblich gleich Null. Daher ist der Drainstrom eine Funktion der Sperrvorspannung am Gate.

Da die Gate-Spannung den Drain-Strom steuert, wird der FET als der bezeichnet voltage controlled device. Dies wird aus der Abflusskennlinie deutlicher.

Drain-Eigenschaften von JFET

Versuchen wir, die Funktion des FET zusammenzufassen, durch die wir die Kennlinie für die Drainage des FET erhalten können. Die Schaltung des FET zum Erhalten dieser Eigenschaften ist unten angegeben.

Wenn die Spannung zwischen Gate und Source V_GS ist Null, oder sie sind kurzgeschlossen, der Strom I_D von der Quelle zum Abfluss ist auch gleich Null, da es keine gibt V_DSangewendet. B. die Spannung zwischen Drain und SourceV_DS erhöht wird, fließt der Strom I_Dvon der Quelle zum Abfluss nimmt zu. Dieser Anstieg des Stroms ist bis zu einem bestimmten Punkt linearA, bekannt als Knee Voltage.

Die Gate-Anschlüsse befinden sich in einem in Sperrrichtung vorgespannten Zustand und als I_Derhöht, neigen die Verarmungsregionen dazu, sich zu verengen. Diese Verengung ist ungleich lang, wodurch diese Bereiche beim Abfluss näher und beim Abfluss weiter kommen, was dazu führtpinch offStromspannung. Die Quetschspannung ist definiert als die minimale Drain-Source-Spannung, bei der sich der Drain-Strom einem konstanten Wert (Sättigungswert) nähert. Der Punkt, an dem diese Quetschspannung auftritt, wird als bezeichnetPinch off point, bezeichnet als B.

Wie V_DS weiter erhöht wird, erhöht sich auch der Kanalwiderstand derart, dass I_Dbleibt praktisch konstant. Die RegionBC ist bekannt als saturation regionoder Verstärkerbereich. Alle diese zusammen mit den Punkten A, B und C sind in der folgenden Grafik dargestellt.

Die Drain-Eigenschaften sind für den Drain-Strom aufgetragen I_D gegen Drain Source Spannung V_DSfür verschiedene Werte der Gate-Source-Spannung VGS. Die allgemeinen Drain-Eigenschaften für solche verschiedenen Eingangsspannungen sind wie unter angegeben.

Da die negative Gate-Spannung den Drain-Strom steuert, wird der FET als spannungsgesteuertes Gerät bezeichnet. Die Drain-Eigenschaften geben die Leistung eines FET an. Die oben aufgetragenen Drain-Eigenschaften werden verwendet, um die Werte für Drain-Widerstand, Transkonduktanz und Verstärkungsfaktor zu erhalten.