클램퍼
이전 장에서 우리는 가위에 대해 논의했습니다. 이제 다른 유형의 파형 형성 회로, 즉 클램퍼에 대해 논의하겠습니다.
연산 증폭기 기반 클램퍼
ㅏ clamper입력과 유사하지만 DC 레벨이 이동하는 출력을 생성하는 전자 회로입니다. 즉, 클램퍼의 출력은 입력의 정확한 복제입니다. 따라서 클램퍼 출력의 피크 대 피크 진폭은 항상 입력의 진폭과 동일합니다.
클램퍼는 출력에서 입력 신호의 DC 레벨을 도입하거나 복원하는 데 사용됩니다. 있습니다two types 입력의 DC 시프트를 기반으로 한 연산 증폭기 기반 클램퍼의.
- 긍정적 인 클램퍼
- 네거티브 클램퍼
이 섹션에서는 이러한 두 가지 유형의 클램퍼에 대해 자세히 설명합니다.
긍정적 인 클램퍼
포지티브 클램퍼는 입력 신호가 양의 DC 값만큼 수직으로 이동하는 방식으로 출력을 생성하는 클램퍼 회로입니다.
그만큼 circuit diagram 포지티브 클램퍼의 그림은 다음과 같습니다.
위의 회로에서 sinusoidal voltage signal, $ V_ {i} $는 커패시터 $ C_ {1} $와 저항 $ R_ {1} $로 구성된 네트워크를 통해 연산 증폭기의 반전 단자에 적용됩니다. 즉, AC 전압 신호가 연산 증폭기의 반전 단자에 적용됩니다.
그만큼 DC reference voltage $V_{ref}$ 연산 증폭기의 비 반전 단자에 적용됩니다. 기준 전압 $ V_ {ref} $의 값은 저항 $ R_ {2} $를 변경하여 선택할 수 있습니다. 이 경우 양의 값의 기준 전압 $ V_ {ref} $를 얻습니다.
위의 회로는 output, 어느 is the combination (resultant sum)정현파 전압 신호 $ V_ {i} $ 및 기준 전압 $ V_ {ref} $. 즉, 클램퍼 회로는 정현파 전압 신호 $ V_ {i} $가 기준 전압 $ V_ {ref} $의 값만큼 수직으로 위쪽으로 이동하는 방식으로 출력을 생성합니다.
포지티브 클램퍼의 입력 파형과 해당 출력 파형은 위 그림과 같습니다.
위 그림에서 포지티브 클램퍼가 적용된 입력 파형을 이동시키는 것을 볼 수 있습니다. vertically upward출력에서. 이동량은 DC 기준 전압 값에 따라 달라집니다.
네거티브 클램퍼
ㅏ negative clamper 입력 신호가 음의 DC 값만큼 수직으로 이동하는 방식으로 출력을 생성하는 클램퍼 회로입니다.
그만큼 circuit diagram 네거티브 클램퍼의 그림은 다음과 같습니다.
위의 회로에서 sinusoidal voltage signal $V_{i}$ 커패시터 C로 구성되는 네트워크를 통해 연산 증폭기의 반전 단자에인가되는 1 저항체 $의 R_ {1} $. 즉, AC 전압 신호가 연산 증폭기의 반전 단자에 적용됩니다.
그만큼 DC reference voltage $V_{ref}$연산 증폭기의 비 반전 단자에 적용되며 기준 전압 $ V_ {ref} $의 값은 저항 $ R_ {2} $를 변경하여 선택할 수 있습니다. 이 경우 음수 값의 기준 전압 $ V_ {ref} $를 얻습니다.
위의 회로는 정현파 전압 신호 $ V_ {i} $와 기준 전압 $ V_ {ref} $의 조합 (결과 합계) 인 출력을 생성합니다. 즉, 클램퍼 회로는 정현파 전압 신호 $ V_ {i} $가 기준 전압 $ V_ {ref} $의 값만큼 수직으로 아래쪽으로 이동하는 방식으로 출력을 생성합니다.
네거티브 클램퍼의 입력 파형과 해당 출력 파형은 다음 그림과 같습니다.
네거티브 클램퍼가 적용된 입력 파형을 이동시키는 것을 출력에서 관찰 할 수 있습니다. vertically downward출력에서. 이동량은 DC 기준 전압 값에 따라 달라집니다.