직접 형 ADC

아날로그-디지털 변환기 (ADC)아날로그 신호를 디지털 신호로 변환합니다. 디지털 신호는 비트 0과 1의 조합 인 이진 코드로 표시됩니다.

그만큼 block diagram ADC의 다음 그림은-

위 그림에서 아날로그-디지털 변환기가 (ADC)단일 아날로그 입력과 많은 이진 출력으로 구성됩니다. 일반적으로 ADC의 이진 출력 수는 2의 거듭 제곱이됩니다.

있습니다 two typesADC 수 : 직접 형 ADC 및 간접 형 ADC. 이 장에서는 Direct type ADC에 대해 자세히 설명합니다.

ADC가 아날로그 입력과 비교하기 위해 내부적으로 생성 된 등가 디지털 (바이너리) 코드를 사용하여 아날로그에서 디지털로 직접 변환을 수행하면 다음과 같이 호출됩니다. Direct type ADC.

다음은 examples 직접 형 ADC의-

이 섹션에서는 이러한 Direct 유형 ADC에 대해 자세히 설명합니다.

카운터 형 ADC

ㅏ counter type ADC 내부적으로 카운터 작동을 사용하여 아날로그 입력과 거의 동일한 디지털 출력을 생성합니다.

그만큼 block diagram 카운터 타입 ADC의 그림은 다음과 같습니다.

카운터 유형 ADC는 주로 클럭 신호 생성기, 카운터, DAC, 비교기 및 제어 로직의 5 개 블록으로 구성됩니다.

그만큼 working 카운터 유형 ADC의 다음과 같습니다-

그만큼 control logic 카운터를 재설정하고 시작 명령 신호를 수신했을 때 클럭 펄스를 카운터로 보내기 위해 클럭 신호 생성기를 활성화합니다.
그만큼 counter모든 클럭 펄스에 대해 1 씩 증가하며 그 값은 이진 (디지털) 형식입니다. 이 카운터의 출력은 DAC의 입력으로 적용됩니다.
DAC카운터의 출력 인 수신 된 이진 (디지털) 입력을 아날로그 출력으로 변환합니다. 비교기는이 아날로그 값 $ V_ {a} $를 외부 아날로그 입력 값 $ V_ {i} $와 비교합니다.
그만큼 output of comparator 될거야 ‘1’보다 큽니다. 위의 두 단계에서 언급 한 동작은 제어 로직이 비교기의 출력에서 '1'을 수신하는 한 계속됩니다.
그만큼 output of comparator 될거야 ‘0’$ V_ {i} $가 $ V_ {a} $보다 작거나 같을 때. 따라서 제어 로직은 비교기의 출력에서 '0'을받습니다. 그런 다음 제어 로직은 클럭 신호 생성기를 비활성화하여 클럭 펄스를 카운터로 보내지 않습니다.
이때 카운터의 출력은 다음과 같이 표시됩니다. digital output. 해당 외부 아날로그 입력 값 $ V_ {i} $와 거의 동일합니다.

ㅏ successive approximation type ADC 내부적으로 연속 근사 기법을 사용하여 아날로그 입력과 거의 동일한 디지털 출력을 생성합니다.

그만큼 block diagram 연속 근사 ADC의 다음 그림은

연속 근사 ADC는 주로 클럭 신호 생성기, SAR (Successive Approximation Register), DAC, 비교기 및 제어 로직의 5 개 블록으로 구성됩니다.

그만큼 working 연속 근사 ADC의 다음과 같습니다-

그만큼 control logic SAR의 모든 비트를 재설정하고 시작 명령 신호를 수신했을 때 SAR에 클럭 펄스를 보내기 위해 클럭 신호 생성기를 활성화합니다.
이진 (디지털) 데이터 SAR비교기의 출력을 기반으로 모든 클럭 펄스에 대해 업데이트됩니다. SAR의 출력은 DAC의 입력으로 적용됩니다.
DAC 수신 된 디지털 입력 (SAR의 출력)을 아날로그 출력으로 변환합니다. 비교기는이 아날로그 값 $ V_ {a} $를 외부 아날로그 입력 값 $ V_ {i} $와 비교합니다.
그만큼 output of a comparator$ V_ {i} $가 $ V_ {a} $보다 크면 '1'이됩니다. 마찬가지로 $ V_ {i} $가 $ V_ {a} $보다 작거나 같을 때 비교기의 출력은 '0'이됩니다.
위 단계에서 언급 한 작업은 디지털 출력이 유효한 출력이 될 때까지 계속됩니다.

디지털 출력은 해당하는 외부 아날로그 입력 값 $ V_ {i} $와 거의 동일 할 때 유효한 출력이됩니다.

ㅏ flash type ADC즉시 해당 아날로그 입력에 대해 동등한 디지털 출력을 생성합니다. 따라서 플래시 유형 ADC는 가장 빠른 ADC입니다.

그만큼 circuit diagram 3 비트 플래시 유형 ADC의 그림은 다음과 같습니다.

3 비트 플래시 유형 ADC는 전압 분배기 네트워크, 7 개의 비교기 및 우선 순위 인코더로 구성됩니다.

그만큼 working 3 비트 플래시 형 ADC의 구성은 다음과 같습니다.

그만큼 voltage divider network8 개의 동일한 저항을 포함합니다. 기준 전압 $ V_ {R} $은 접지와 관련하여 전체 네트워크에 적용됩니다. 접지와 관련하여 아래에서 위로 각 저항의 전압 강하는 $ \ frac {V_ {R}} {8} $의 정수 배수 (1에서 8까지)가됩니다.
외부 input voltage$ V_ {i} $는 모든 비교기의 비 반전 단자에 적용됩니다. 접지와 관련하여 아래에서 위로 각 저항의 전압 강하는 아래에서 위로 비교기의 반전 단자에 적용됩니다.
한 번에 모든 비교기는 외부 입력 전압을 각각의 다른 입력 단자에 존재하는 전압 강하와 비교합니다. 즉, 비교 작업은 각 비교기에서 수행됩니다.parallelly.
그만큼 output of the comparator$ V_ {i} $가 각각의 다른 입력 단자에 존재하는 전압 강하보다 크면 '1'이됩니다. 마찬가지로, $ V_ {i} $가 각각의 다른 입력 단자에 존재하는 전압 강하보다 작거나 같을 때 비교기의 출력은 '0'이됩니다.
비교기의 모든 출력은 입력으로 연결됩니다. priority encoder이 우선 순위 인코더는 '1'이있는 높은 우선 순위 입력에 해당하는 이진 코드 (디지털 출력)를 생성합니다.
따라서 우선 순위 인코더의 출력은 이진 등가물 일뿐입니다. (digital output) 외부 아날로그 입력 전압의 $ V_ {i} $.

플래시 타입 ADC는 아날로그 입력을 디지털 데이터로 변환하는 속도가 매우 높아야하는 애플리케이션에 사용됩니다.