555 จับเวลา
555 TimerIC ได้ชื่อมาจากตัวต้านทาน $ 5K \ Omega $ สามตัวที่ใช้ในเครือข่ายตัวแบ่งแรงดันไฟฟ้า IC นี้มีประโยชน์ในการสร้างความล่าช้าและการสั่นของเวลาที่แม่นยำ บทนี้จะอธิบายรายละเอียดเกี่ยวกับ 555 Timer
Pin Diagram และ Functional Diagram
ในส่วนนี้ก่อนอื่นให้เราพูดคุยเกี่ยวกับแผนภาพพินของ 555 Timer IC และแผนภาพการทำงาน
พินไดอะแกรม
555 Timer IC เป็นแพคเกจ Dual-Inline ขนาดเล็ก 8 พิน (DIP) pin diagram ของ 555 Timer IC แสดงดังรูปต่อไปนี้ -
ความสำคัญของแต่ละพินสามารถอธิบายได้ด้วยตนเองจากแผนภาพด้านบน 555 Timer IC นี้สามารถทำงานโดยใช้แหล่งจ่ายไฟ DC ที่ + 5V ถึง + 18V ส่วนใหญ่มีประโยชน์ในการสร้างnon-sinusoidal รูปคลื่นเช่นสี่เหลี่ยมจัตุรัสทางลาดชีพจรและอื่น ๆ
แผนภาพการทำงาน
การแสดงภาพที่แสดงรายละเอียดภายในของ 555 Timer เรียกว่าแผนภาพการทำงาน
functional diagram ของ 555 Timer IC แสดงดังรูปต่อไปนี้ -
สังเกตว่าแผนภาพการทำงานของ 555 Timer ประกอบด้วยเครือข่ายตัวแบ่งแรงดันไฟฟ้าตัวเปรียบเทียบสองตัวฟลิปฟล็อป SR หนึ่งตัวทรานซิสเตอร์สองตัวและอินเวอร์เตอร์ ส่วนนี้จะกล่าวถึงวัตถุประสงค์ของแต่ละบล็อกหรือส่วนประกอบโดยละเอียด -
เครือข่ายตัวแบ่งแรงดันไฟฟ้า
เครือข่ายตัวแบ่งแรงดันไฟฟ้าประกอบด้วยตัวต้านทาน $ 5K \ Omega $ สามตัวที่เชื่อมต่อเป็นอนุกรมระหว่างแรงดันไฟฟ้า $ V_ {cc} $ และกราวด์
เครือข่ายนี้ให้แรงดันไฟฟ้า $ \ frac {V_ {cc}} {3} $ ระหว่างจุดและพื้นดินหากมีตัวต้านทาน $ 5K \ Omega $ เพียงตัวเดียว ในทำนองเดียวกันจะให้แรงดันไฟฟ้า $ \ frac {2V_ {cc}} {3} $ ระหว่างจุดและพื้นดินหากมีตัวต้านทาน $ 5K \ Omega $ เพียงสองตัว
เครื่องเปรียบเทียบ
แผนภาพการทำงานของ 555 Timer IC ประกอบด้วยตัวเปรียบเทียบสองตัว ได้แก่ Upper Comparator (UC) และ Lower Comparator (LC)
จำได้ว่าก comparator เปรียบเทียบอินพุตสองอินพุตที่ใช้กับอินพุตและสร้างเอาต์พุต
หากแรงดันไฟฟ้าที่มีอยู่ที่เทอร์มินัลที่ไม่กลับด้านของ op-amp มากกว่าแรงดันไฟฟ้าที่มีอยู่ที่ขั้วต่อกลับด้านเอาต์พุตของตัวเปรียบเทียบจะเป็น $ + V_ {sat} $ ซึ่งถือได้ว่าเป็นLogic High ('1') ในการแทนค่าดิจิทัล
หากแรงดันไฟฟ้าที่มีอยู่ที่ขั้วที่ไม่กลับด้านของ op-amp น้อยกว่าหรือเท่ากับแรงดันไฟฟ้าที่ขั้วกลับด้านเอาต์พุตของตัวเปรียบเทียบจะเป็น $ -V_ {sat} $ ซึ่งถือได้ว่าเป็นLogic Low ('0') ในการแทนค่าดิจิทัล
SR Flip-Flop
จำได้ว่าก SR flip-flopทำงานด้วยการเปลี่ยนนาฬิกาเป็นบวกหรือการเปลี่ยนนาฬิกาเชิงลบ มีสองอินพุต: S และ R และสองเอาต์พุต: Q (t) และ Q (t) ' เอาต์พุต Q (t) & Q (t) 'เป็นส่วนเสริมซึ่งกันและกัน
ตารางต่อไปนี้แสดงไฟล์ state table ของ SR flip-flop
| ส | ร | Q (เสื้อ + 1) |
|---|---|---|
| 0 | 0 | Q (เสื้อ) |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | - |
ที่นี่ Q (t) & Q (t + 1) คือสถานะปัจจุบันและสถานะถัดไปตามลำดับ ดังนั้น SR flip-flop สามารถใช้กับหนึ่งในสามฟังก์ชั่นเหล่านี้เช่น Hold, Reset & Set ตามเงื่อนไขอินพุตเมื่อมีการใช้การเปลี่ยนสัญญาณนาฬิกาเป็นบวก (ลบ)
เอาต์พุตของตัวเปรียบเทียบล่าง (LC) และตัวเปรียบเทียบบน (UC) ถูกนำไปใช้เป็น inputs of SR flip-flop ดังแสดงในแผนภาพการทำงานของ 555 Timer IC
ทรานซิสเตอร์และอินเวอร์เตอร์
แผนภาพการทำงานของ 555 Timer IC ประกอบด้วยทรานซิสเตอร์ npn หนึ่งตัว $ Q_ {1} $ และทรานซิสเตอร์ pnp $ Q_ {2} $ หนึ่งตัว ทรานซิสเตอร์ npn $ Q_ {1} $ จะเปิดขึ้นหากแรงดันฐานของตัวปล่อยเป็นบวกและมากกว่าแรงดันไฟฟ้าตัด มิฉะนั้นจะถูกปิด
ทรานซิสเตอร์ pnp $ Q_ {2} $ ใช้เป็น buffer เพื่อแยกอินพุตรีเซ็ตจาก SR flip-flop และทรานซิสเตอร์ npn $ Q_ {1} $
inverter ใช้ในแผนภาพการทำงานของ 555 Timer IC ไม่เพียง แต่ดำเนินการกลับด้านเท่านั้น แต่ยังช่วยขยายระดับพลังงานอีกด้วย
555 Timer IC สามารถใช้ในการทำงานที่เสถียรแบบโมโนเพื่อสร้างพัลส์ที่เอาต์พุต ในทำนองเดียวกันสามารถใช้ในการทำงานแบบ astable เพื่อสร้างคลื่นสี่เหลี่ยมที่เอาต์พุต