ตัวแปลงดิจิตอลเป็นอนาล็อก
ก Digital to Analog Converter (DAC)แปลงสัญญาณอินพุตดิจิทัลเป็นสัญญาณเอาท์พุตอนาล็อก สัญญาณดิจิทัลแสดงด้วยรหัสไบนารีซึ่งเป็นการรวมกันของบิต 0 และ 1 ในบทนี้เกี่ยวกับตัวแปลงดิจิตอลเป็นอนาล็อกโดยละเอียด
block diagram ของ DAC แสดงในรูปต่อไปนี้ -
Digital to Analog Converter (DAC) ประกอบด้วยอินพุตไบนารีจำนวนหนึ่งและเอาต์พุตเดียว โดยทั่วไปแล้วไฟล์number of binary inputs ของ DAC จะมีกำลังสอง
ประเภทของ DAC
มี two types ของ DAC
- ตัวต้านทานถ่วงน้ำหนัก DAC
- บันได R-2R DAC
ส่วนนี้กล่าวถึงรายละเอียดเกี่ยวกับ DAC ทั้งสองประเภทนี้ -
ตัวต้านทานถ่วงน้ำหนัก DAC
ตัวต้านทานแบบถ่วงน้ำหนัก DAC จะสร้างเอาต์พุตแบบอะนาล็อกซึ่งเกือบจะเท่ากับอินพุตดิจิตอล (ไบนารี) โดยใช้ binary weighted resistorsในวงจรแอดเดอร์กลับด้าน ในระยะสั้นตัวต้านทานแบบถ่วงน้ำหนักไบนารี DAC เรียกว่าตัวต้านทานแบบถ่วงน้ำหนัก DAC
circuit diagram ของตัวต้านทานแบบถ่วงน้ำหนักไบนารี 3 บิต DAC แสดงในรูปต่อไปนี้ -
จำไว้ว่าบิตของเลขฐานสองสามารถมีได้เพียงหนึ่งในสองค่าเท่านั้น กล่าวคือ 0 หรือ 1 ปล่อยให้3-bit binary inputคือ $ b_ {2} b_ {1} b_ {0} $ ที่นี่บิต $ b_ {2} $ และ $ b_ {0} $ แสดงถึงMost Significant Bit (MSB) and Least Significant Bit (LSB) ตามลำดับ
digital switchesแสดงในรูปด้านบนจะเชื่อมต่อกับกราวด์เมื่อบิตอินพุตที่เกี่ยวข้องมีค่าเท่ากับ '0' ในทำนองเดียวกันสวิตช์ดิจิทัลที่แสดงในรูปด้านบนจะเชื่อมต่อกับแรงดันอ้างอิงเชิงลบ $ -V_ {R} $ เมื่อบิตอินพุตที่เกี่ยวข้องมีค่าเท่ากับ '1'
ในวงจรข้างต้นขั้วอินพุตที่ไม่กลับด้านของ op-amp จะเชื่อมต่อกับกราวด์ นั่นหมายความว่าศูนย์โวลต์ถูกนำไปใช้ที่ขั้วอินพุตที่ไม่กลับด้านของ op-amp
ให้เป็นไปตาม virtual short conceptแรงดันไฟฟ้าที่ขั้วอินพุตกลับด้านของ opamp จะเหมือนกับแรงดันไฟฟ้าที่มีอยู่ที่ขั้วอินพุตที่ไม่กลับด้าน ดังนั้นแรงดันไฟฟ้าที่โหนดของขั้วอินพุตกลับด้านจะเป็นศูนย์โวลต์
nodal equation ที่โหนดของขั้วอินพุตกลับด้านคือ:
$$ \ frac {0 + V_ {R} b_ {2}} {2 ^ {0} R} + \ frac {0 + V_ {R} b_ {1}} {2 ^ {1} R} + \ frac {0 + V_ {R} b_ {0}} {2 ^ {2} R} + \ frac {0-V_ {0}} {R_ {f}} = 0 $$
$$ => \ frac {V_ {0}} {R_ {f}} = \ frac {V_ {R} b_ {2}} {2 ^ {0} R} + \ frac {V_ {R} b_ {1 }} {2 ^ {1} R} + \ frac {V_ {R} b_ {0}} {2 ^ {2} R} $$
$$ => V_ {0} = \ frac {V_ {R} R_ {f}} {R} \ left \ {\ frac {b_ {2}} {2 ^ {0}} + \ frac {b_ {1 }} {2 ^ {1}} + \ frac {b_ {0}} {2 ^ {2}} \ right \} $$
การแทนที่ $ R = 2R_ {f} $ ในสมการข้างบน
$$ => V_ {0} = \ frac {V_ {R} R_ {f}} {2R_ {f}} \ left \ {\ frac {b_ {2}} {2 ^ {0}} + \ frac { b_ {1}} {2 ^ {1}} + \ frac {b_ {0}} {2 ^ {2}} \ right \} $$
$$ => V_ {0} = \ frac {V_ {R}} {2} \ left \ {\ frac {b_ {2}} {2 ^ {0}} + \ frac {b_ {1}} {2 ^ {1}} + \ frac {b_ {0}} {2 ^ {2}} \ right \} $$
สมการข้างต้นแสดงถึง output voltage equationของตัวต้านทานแบบถ่วงน้ำหนักไบนารี 3 บิต DAC เนื่องจากจำนวนบิตเป็นสามค่าในอินพุตไบนารี (ดิจิตอล) เราจะได้รับค่าแรงดันขาออกที่เป็นไปได้เจ็ดค่าโดยการเปลี่ยนอินพุตไบนารีจาก 000 ถึง 111 สำหรับแรงดันอ้างอิงคงที่ $ V_ {R} $
เราสามารถเขียนไฟล์ generalized output voltage equation ของตัวต้านทานแบบถ่วงน้ำหนักไบนารี N-bit DAC ดังแสดงด้านล่างตามสมการแรงดันเอาต์พุตของตัวต้านทานแบบถ่วงน้ำหนักไบนารี 3 บิต DAC
$$ => V_ {0} = \ frac {V_ {R}} {2} \ left \ {\ frac {b_ {N-1}} {2 ^ {0}} + \ frac {b_ {N-2 }} {2 ^ {1}} + .... + \ frac {b_ {0}} {2 ^ {N-1}} \ right \} $$
The disadvantages ของตัวต้านทานแบบถ่วงน้ำหนักไบนารี DAC มีดังนี้ -
ความแตกต่างระหว่างค่าความต้านทานที่สอดคล้องกับ LSB & MSB จะเพิ่มขึ้นเมื่อจำนวนบิตที่มีอยู่ในอินพุตดิจิทัลเพิ่มขึ้น
เป็นการยากที่จะออกแบบตัวต้านทานที่แม่นยำยิ่งขึ้นเนื่องจากจำนวนบิตที่มีอยู่ในอินพุตดิจิทัลเพิ่มขึ้น
บันได R-2R DAC
บันได R-2R DAC เอาชนะข้อเสียของตัวต้านทานแบบถ่วงน้ำหนักไบนารี DAC ตามชื่อที่แนะนำ R-2R Ladder DAC สร้างเอาต์พุตแบบอะนาล็อกซึ่งเกือบจะเท่ากับอินพุตดิจิตอล (ไบนารี) โดยใช้ aR-2R ladder network ในวงจรแอดเดอร์กลับด้าน
Thecircuit diagramของบันได 3 บิต R-2R DAC แสดงในรูปต่อไปนี้ -
จำไว้ว่าบิตของเลขฐานสองสามารถมีได้เพียงหนึ่งในสองค่าเท่านั้น กล่าวคือ 0 หรือ 1 ปล่อยให้3-bit binary inputคือ $ b_ {2} b_ {1} b_ {0} $ ที่นี่บิต $ b_ {2} $ และ $ b_ {0} $ หมายถึง Most Significant Bit (MSB) และ Least Significant Bit (LSB) ตามลำดับ
สวิตช์ดิจิตอลที่แสดงในรูปด้านบนจะเชื่อมต่อกับกราวด์เมื่อบิตอินพุตที่เกี่ยวข้องมีค่าเท่ากับ '0' ในทำนองเดียวกันสวิตช์ดิจิทัลที่แสดงในรูปด้านบนจะเชื่อมต่อกับแรงดันอ้างอิงเชิงลบ $ -V_ {R} $ เมื่อบิตอินพุตที่เกี่ยวข้องมีค่าเท่ากับ '1'
เป็นเรื่องยากที่จะได้สมการแรงดันเอาต์พุตทั่วไปของบันได R-2R DAC แต่เราสามารถหาค่าแรงดันเอาต์พุตแบบอะนาล็อกของ R-2R Ladder DAC สำหรับชุดค่าผสมไบนารีแต่ละชุดได้อย่างง่ายดาย
advantages ของบันได R-2R DAC มีดังนี้ -
บันได R-2R DAC มีตัวต้านทานเพียงสองค่า: R และ 2R ดังนั้นจึงง่ายต่อการเลือกและออกแบบตัวต้านทานที่แม่นยำยิ่งขึ้น
หากมีจำนวนบิตมากขึ้นในอินพุตดิจิทัลเราจะต้องรวมจำนวนส่วน R-2R ที่ต้องการเพิ่มเติมด้วย
เนื่องจากข้อดีข้างต้น R-2R Ladder DAC จึงเป็นที่นิยมมากกว่าตัวต้านทานแบบถ่วงน้ำหนักไบนารี DAC