วงจรลอจิก MOS แบบผสม

วงจรลอจิกเชิงผสมหรือเกตซึ่งดำเนินการบูลีนกับตัวแปรอินพุตหลายตัวและกำหนดเอาต์พุตเป็นฟังก์ชันบูลีนของอินพุตเป็นส่วนประกอบพื้นฐานของระบบดิจิทัลทั้งหมด เราจะตรวจสอบการกำหนดค่าวงจรอย่างง่ายเช่น NAND สองอินพุตและ NOR ประตูจากนั้นขยายการวิเคราะห์ของเราไปยังกรณีทั่วไปของโครงสร้างวงจรอินพุตหลายตัว

ต่อไปจะนำเสนอวงจรลอจิก CMOS ในลักษณะที่คล้ายกัน เราจะเน้นย้ำถึงความเหมือนและความแตกต่างระหว่างลอจิกโหลดพร่องของ nMOS และวงจรลอจิก CMOS และชี้ให้เห็นข้อดีของประตู CMOS พร้อมตัวอย่าง ในรูปแบบทั่วไปที่สุดวงจรลอจิกเชิงผสมหรือเกตที่ทำหน้าที่บูลีนสามารถแสดงเป็นระบบหลายอินพุตเอาต์พุตเดียวดังที่แสดงในรูป

แรงดันไฟฟ้าของโหนดที่อ้างถึงศักย์กราวด์แสดงถึงตัวแปรอินพุตทั้งหมด การใช้หลักการตรรกะเชิงบวกค่าบูลีน (หรือตรรกะ) ของ "1" สามารถแสดงด้วยแรงดันไฟฟ้าสูงของ VDD และค่าบูลีน (หรือตรรกะ) เป็น "0" สามารถแทนด้วยแรงดันไฟฟ้าต่ำที่ 0 เอาต์พุต โหนดถูกโหลดด้วยความจุ C Lซึ่งแสดงถึงความจุรวมของอุปกรณ์กาฝากในวงจร

วงจรลอจิก CMOS

CMOS สองอินพุต NOR Gate

วงจรประกอบด้วย n-net ที่เชื่อมต่อแบบขนานและ p-net ที่เชื่อมต่อแบบอนุกรม แรงดันไฟฟ้าอินพุต V Xและ V Yจะใช้กับประตูของหนึ่ง nMOS และทรานซิสเตอร์ pMOS หนึ่งตัว

เมื่ออินพุตหนึ่งหรือทั้งสองมีค่าสูงกล่าวคือเมื่อ n-net สร้างเส้นทางการนำไฟฟ้าระหว่างโหนดเอาต์พุตและกราวด์ p-net จะถูกตัด - ปิด หากแรงดันไฟฟ้าอินพุตทั้งสองต่ำกล่าวคือ n-net ถูกตัดออกดังนั้น p-net จะสร้างเส้นทางการนำไฟฟ้าระหว่างโหนดเอาต์พุตและแรงดันไฟฟ้า

สำหรับชุดอินพุตใด ๆ ที่กำหนดโครงสร้างวงจรเสริมคือเอาต์พุตจะเชื่อมต่อกับ V DDหรือต่อกราวด์ผ่านทางความต้านทานต่ำและไม่ได้กำหนดเส้นทางกระแส DC ระหว่าง V DDและกราวด์สำหรับชุดอินพุตใด ๆ แรงดันการส่งออกของ CMOS สองอินพุต NOR ประตูจะได้รับแรงดันไฟฟ้าตรรกะต่ำของ V OL = 0 และแรงดันไฟฟ้าตรรกะสูงของ V OH = V DD สมการของแรงดันไฟฟ้าสลับ V thกำหนดโดย

$$ V_ {th} \ left (NOR2 \ right) = \ frac {V_ {T, n} + \ frac {1} {2} \ sqrt {\ frac {k_ {p}} {k_ {n}} \ ซ้าย (V_ {DD} - \ left | V_ {T, p} \ right | \ right)}} {1+ \ frac {1} {2} \ sqrt {\ frac {k_ {p}} {k_ {n }}}} $$

เค้าโครงของประตู NOR Gate 2 อินพุต CMOS

รูปแสดงเค้าโครงตัวอย่างของประตู NOR อินพุต CMOS 2 โดยใช้โลหะชั้นเดียวและโพลีซิลิคอนชั้นเดียว คุณสมบัติของเค้าโครงนี้คือ -

  • โพลีลีนแนวตั้งเดี่ยวสำหรับแต่ละอินพุต
  • รูปร่างที่ใช้งานเดี่ยวสำหรับอุปกรณ์ N และ P ตามลำดับ
  • รถเมล์โลหะวิ่งในแนวนอน

แผนภาพแท่งสำหรับประตู CMOS N0R2 แสดงในรูปด้านล่าง ซึ่งสอดคล้องโดยตรงกับเค้าโครง แต่ไม่มีข้อมูล W และ L พื้นที่การแพร่กระจายจะแสดงเป็นรูปสี่เหลี่ยมการเชื่อมต่อของโลหะและเส้นทึบและวงกลมตามลำดับแสดงถึงหน้าสัมผัสและแถบกากบาทแทนคอลัมน์โพลีซิลิคอน Stick Diagram มีประโยชน์สำหรับการวางแผนโทโพโลยีโครงร่างที่เหมาะสมที่สุด

CMOS ประตู NAND สองอินพุต

แผนภาพวงจรของประตู CMOS NAND อินพุตสองตัวแสดงไว้ในรูปด้านล่าง

หลักการทำงานของวงจรเป็นแบบคู่ที่แน่นอนของการดำเนินการอินพุต NOR สอง CMOS n - net ประกอบด้วยทรานซิสเตอร์ nMOS ที่เชื่อมต่อสองชุดสร้างเส้นทางการนำไฟฟ้าระหว่างโหนดเอาต์พุตและกราวด์หากแรงดันไฟฟ้าอินพุตทั้งสองมีลอจิกสูง ทรานซิสเตอร์ pMOS ที่เชื่อมต่อแบบขนานทั้งสองใน p-net จะดับลง

สำหรับชุดอินพุตอื่น ๆ ทั้งหมดทรานซิสเตอร์ pMOS ตัวใดตัวหนึ่งหรือทั้งสองตัวจะถูกเปิดในขณะที่ p - net ถูกตัดออกดังนั้นการสร้างเส้นทางปัจจุบันระหว่างโหนดเอาต์พุตและแรงดันไฟฟ้าของแหล่งจ่ายไฟ เกณฑ์การสลับสำหรับประตูนี้ได้รับเป็น -

$$ V_ {th} \ left (NAND2 \ right) = \ frac {V_ {T, n} +2 \ sqrt {\ frac {k_ {p}} {k_ {n}} \ left (V_ {DD} - \ left | V_ {T, p} \ right | \ right)}} {1 + 2 \ sqrt {\ frac {k_ {p}} {k_ {n}}}} $$

คุณสมบัติของเค้าโครงนี้มีดังนี้ -

  • เส้นโพลีซิลิคอนเส้นเดียวสำหรับอินพุตจะทำงานในแนวตั้งทั้งบริเวณที่ใช้งาน N และ P
  • รูปร่างที่ใช้งานเดี่ยวใช้สำหรับการสร้างทั้งอุปกรณ์ nMOS และอุปกรณ์ pMOS ทั้งสอง
  • Power bussing กำลังทำงานในแนวนอนที่ด้านบนและด้านล่างของเค้าโครง
  • สายเอาท์พุตทำงานในแนวนอนเพื่อให้ง่ายต่อการเชื่อมต่อกับวงจรข้างเคียง

วงจรลอจิกที่ซับซ้อน

NMOS Depletion Load Complex Logic Gate

เพื่อให้ทราบถึงฟังก์ชันที่ซับซ้อนของตัวแปรอินพุตหลายตัวโครงสร้างวงจรพื้นฐานและหลักการออกแบบที่พัฒนาขึ้นสำหรับ NOR และ NAND สามารถขยายไปยังลอจิกเกตที่ซับซ้อนได้ ความสามารถในการรับรู้ฟังก์ชันลอจิกที่ซับซ้อนโดยใช้ทรานซิสเตอร์จำนวนน้อยเป็นหนึ่งในคุณสมบัติที่น่าสนใจที่สุดของวงจรลอจิก nMOS และ CMOS พิจารณาฟังก์ชันบูลีนต่อไปนี้เป็นตัวอย่าง

$$ \ overline {Z = P \ left (S + T \ right) + QR} $$

ลอจิกเกตเชิงซ้อนที่โหลดพร่องของ nMOS ที่ใช้ในการรับรู้ฟังก์ชันนี้จะแสดงในรูป ในรูปนี้สาขาไดรเวอร์ nMOS ด้านซ้ายของทรานซิสเตอร์ไดรเวอร์สามตัวใช้เพื่อดำเนินการฟังก์ชันลอจิก P (S + T) ในขณะที่สาขาด้านขวามือทำหน้าที่ QR โดยการเชื่อมต่อสองสาขาแบบขนานและโดยการวางทรานซิสเตอร์โหลดระหว่างโหนดเอาต์พุตและแรงดันไฟฟ้าVDD,เราได้รับฟังก์ชันที่ซับซ้อนที่กำหนด ตัวแปรอินพุตแต่ละตัวถูกกำหนดให้กับไดรเวอร์เพียงตัวเดียว

การตรวจสอบโทโพโลยีของวงจรให้หลักการออกแบบง่ายๆของเครือข่ายแบบดึงลง -

  • การดำเนินการหรือดำเนินการโดยไดรเวอร์ที่เชื่อมต่อแบบขนาน
  • การดำเนินการ AND ดำเนินการโดยไดรเวอร์ที่เชื่อมต่อแบบอนุกรม
  • การผกผันเกิดจากลักษณะของการทำงานของวงจร MOS

หากตัวแปรอินพุตทั้งหมดมีตรรกะสูงในวงจรที่ตระหนักถึงฟังก์ชันไดรเวอร์ที่เท่ากัน (W/L) อัตราส่วนของเครือข่ายแบบดึงลงที่ประกอบด้วยทรานซิสเตอร์ nMOS ห้าตัวคือ

$$ \ frac {W} {L} = \ frac {1} {\ frac {1} {\ left (W / L \ right) Q} + \ frac {1} {\ left (W / L \ right) R}} + \ frac {1} {\ frac {1} {\ left (W / L \ right) P} + \ frac {1} {\ left (W / L \ right) S + \ left (W / L \ right) Q}} $$

คอมเพล็กซ์ CMOS Logic Gates

การรับรู้ของ n-net หรือเครือข่ายแบบดึงลงนั้นขึ้นอยู่กับหลักการออกแบบพื้นฐานเดียวกันกับที่ตรวจสอบสำหรับประตูลอจิกเชิงซ้อนที่โหลด nMOS เครือข่ายพูลอัพ pMOS ต้องเป็นเครือข่ายคู่ของ n-net

หมายความว่าการเชื่อมต่อแบบขนานทั้งหมดในเครือข่าย nMOS จะสอดคล้องกับการเชื่อมต่อแบบอนุกรมในเครือข่าย pMOS และการเชื่อมต่อแบบอนุกรมทั้งหมดในเครือข่าย nMOS จะสอดคล้องกับการเชื่อมต่อแบบขนานในเครือข่าย pMOS รูปแสดงโครงสร้างอย่างง่ายของกราฟ dual p-net (แบบดึงขึ้น) จากกราฟ n-net (แบบดึงลง)

ทรานซิสเตอร์ไดรเวอร์แต่ละตัวในเครือข่ายแบบดึงลงจะแสดงด้วย ai และแต่ละโหนดจะแสดงด้วยจุดยอดในกราฟแบบดึงลง จากนั้นจุดยอดใหม่จะถูกสร้างขึ้นภายในพื้นที่ จำกัด แต่ละจุดในกราฟดึงและจุดยอดใกล้เคียงจะเชื่อมต่อกันด้วยขอบซึ่งข้ามขอบแต่ละด้านในกราฟแบบดึงลงเพียงครั้งเดียว กราฟใหม่นี้แสดงเครือข่ายแบบดึงขึ้น

เทคนิคการจัดวางโดยใช้วิธีออยเลอร์กราฟ

ภาพแสดงการใช้งาน CMOS ของฟังก์ชันที่ซับซ้อนและแผนภาพแท่งที่ทำด้วยการสั่งซื้อประตูโดยพลการซึ่งให้รูปแบบที่ไม่เหมาะสมอย่างยิ่งสำหรับประตู CMOS

ในกรณีนี้การแยกระหว่างคอลัมน์โพลีซิลิคอนจะต้องอนุญาตให้มีการแยกการแพร่กระจายไปยังการแพร่กระจายระหว่างกัน สิ่งนี้ใช้พื้นที่ซิลิกอนเป็นจำนวนมากอย่างแน่นอน

ด้วยการใช้เส้นทางออยเลอร์เราจะได้รูปแบบที่เหมาะสมที่สุด เส้นทางออยเลอร์ถูกกำหนดให้เป็นเส้นทางที่ไม่ถูกขัดจังหวะซึ่งจะผ่านแต่ละขอบ (กิ่งก้าน) ของกราฟเพียงครั้งเดียว ค้นหาเส้นทางออยเลอร์ทั้งในกราฟต้นไม้แบบดึงลงและกราฟต้นไม้แบบดึงขึ้นโดยมีลำดับอินพุตที่เหมือนกัน