順序回路

S = R = 0の場合、NANDゲート3および4の出力は強制的に1になります。

したがって、R 'とS'はどちらも1に等しくなります。S 'とR'はNANDゲートを使用する基本的なSRラッチの入力であるため、出力の状態に変化はありません。

S = 0であるため、NAND-3の出力（R '= 1）およびE = 1（NAND-4の出力）（S' = 0）。

したがって、Q _{n + 1} = 0およびQn _{+ 1} bar = 1です。これはリセット条件です。

NAND-3の出力（R '= 0）およびNAND-4の出力（S' = 1）。

したがって、SRNANDラッチの出力はQn _{+ 1} = 1およびQn _{+ 1} bar = 0です。これがリセット条件です。

S = 1、R = 1およびE = 1であるため、NANDゲート3および4の出力は両方とも0、つまりS '= R' = 0です。

従って Race 基本的なNANDラッチで状態が発生します。

clock = 0の場合、スレーブはアクティブになり、マスターは非アクティブになります。ただし、S入力とR入力は変更されていないため、スレーブ出力も変更されません。したがって、J = K = 0の場合、出力は変化しません。

Clock = 1-マスターがアクティブ、スレーブが非アクティブ。したがって、Qなるマスターの出力₁ = 0及びQ ₁ = 1バール手段S = 0、R = 1となります。

Clock = 0 −スレーブはアクティブ、マスターは非アクティブ。したがって、スレーブの出力はQ = 0およびQbar = 1になります。

ここでも、クロック= 1-マスターがアクティブ、スレーブが非アクティブです。したがって、変更された出力Q = 0およびQbar = 1がマスターにフィードバックされた場合でも、その出力はQ1 = 0およびQ1bar = 1になります。つまり、S = 0およびR = 1になります。

したがって、クロック= 0でスレーブがアクティブになると、スレーブの出力はQ = 0およびQbar = 1のままになります。したがって、マスタースレーブから安定した出力が得られます。

Clock = 1-マスターがアクティブ、スレーブが非アクティブ。したがって、Qなるマスターの出力₁ = 1、Q ₁バール= 0であることを意味S = 1、R = 0。

Clock = 0 −スレーブはアクティブ、マスターは非アクティブ。したがって、スレーブの出力はQ = 1およびQbar = 0になります。

ここでも、clock = 1 −の場合、スレーブの出力がQ = 1およびQbar = 0に安定していることを示すことができます。

Clock = 1-マスターがアクティブ、スレーブが非アクティブ。マスターの出力が切り替わります。したがって、SとRも反転します。

Clock = 0 −スレーブはアクティブ、マスターは非アクティブ。スレーブの出力が切り替わります。

これらの変更された出力は、マスター入力に戻されます。ただし、clock = 0であるため、マスターはまだ非アクティブです。したがって、これらの変更された出力には応答しません。これにより、競合状態につながる複数の切り替えが回避されます。マスタースレーブフリップフロップは、競合状態を回避します。

ラッチが無効になっています。したがって、出力に変化はありません。

E = 1かつD = 0の場合、S = 0およびR = 1です。したがって、現在の状態に関係なく、次の状態はQ _{n + 1} = 0およびQn _{+ 1} bar = 1です。これがリセット条件です。

E = 1およびD = 1の場合、S = 1およびR = 0です。これにより、現在の状態に関係なく、ラッチとQ _{n + 1} = 1およびQn _{+ 1} bar = 0が設定されます。