Circuitos Digitais - Decodificadores

Decoderé um circuito combinacional que possui 'n' linhas de entrada e no máximo 2 n linhas de saída. Uma dessas saídas estará ativa High com base na combinação de entradas presentes, quando o decodificador é habilitado. Isso significa que o decodificador detecta um código específico. As saídas do decodificador nada mais são do quemin terms de 'n' variáveis ​​de entrada (linhas), quando está habilitado.

2 a 4 decodificador

Seja o decodificador 2 a 4 com duas entradas A 1 e A 0 e quatro saídas Y 3 , Y 2 , Y 1 e Y 0 . oblock diagram de 2 a 4 decodificadores é mostrado na figura a seguir.

Uma dessas quatro saídas será '1' para cada combinação de entradas quando habilitada, E é '1'. oTruth table de 2 a 4 decodificadores é mostrado abaixo.

Habilitar Entradas Saídas
E A1 A0 Y3 Y2 Y1 Y0
0 x x 0 0 0 0
1 0 0 0 0 0 1
1 0 1 0 0 1 0
1 1 0 0 1 0 0
1 1 1 1 0 0 0

Na tabela da verdade, podemos escrever o Boolean functions para cada saída como

$$ Y_ {3} = E.A_ {1} .A_ {0} $$

$$ Y_ {2} = E.A_ {1}. {A_ {0}} '$$

$$ Y_ {1} = E. {A_ {1}} '. A_ {0} $$

$$ Y_ {0} = E. {A_ {1}} '. {A_ {0}}' $$

Cada saída tem um termo de produto. Portanto, existem quatro termos de produto no total. Podemos implementar esses quatro termos de produto usando quatro portas AND com três entradas cada e dois inversores. ocircuit diagram de 2 a 4 decodificadores é mostrado na figura a seguir.

Portanto, as saídas de 2 a 4 decodificadores nada mais são do que min termsde duas variáveis ​​de entrada A 1 e A 0 , quando habilitadas, E é igual a um. Se habilitado, E é zero, então todas as saídas do decodificador serão iguais a zero.

Da mesma forma, o decodificador 3 a 8 produz oito termos min de três variáveis ​​de entrada A 2 , A 1 e A 0 e o decodificador 4 a 16 produz termos dezesseis min de quatro variáveis ​​de entrada A 3 , A 2 , A 1 e A 0 .

Implementação de decodificadores de ordem superior

Agora, vamos implementar os dois decodificadores de ordem superior a seguir usando decodificadores de ordem inferior.

  • 3 a 8 decodificador
  • 4 a 16 decodificador

3 a 8 decodificador

Nesta seção, vamos implementar 3 to 8 decoder using 2 to 4 decoders. Sabemos que o decodificador 2 a 4 tem duas entradas, A 1 e A 0 e quatro saídas, Y 3 a Y 0 . Considerando que, o decodificador 3 a 8 tem três entradas A 2 , A 1 e A 0 e oito saídas, Y 7 a Y 0 .

Podemos encontrar o número de decodificadores de ordem inferior necessários para implementar o decodificador de ordem superior usando a seguinte fórmula.

$$ Requerido \: número \: de \: inferior \: ordem \: decodificadores = \ frac {m_ {2}} {m_ {1}} $$

Onde,

$ m_ {1} $ é o número de saídas do decodificador de ordem inferior.

$ m_ {2} $ é o número de saídas do decodificador de ordem superior.

Aqui, $ m_ {1} $ = 4 e $ m_ {2} $ = 8. Substitua esses dois valores na fórmula acima.

$$ Requerido \: número \: de \: 2 \: a \: 4 \: decodificadores = \ frac {8} {4} = 2 $$

Portanto, exigimos dois decodificadores de 2 a 4 para implementar um decodificador de 3 a 8. oblock diagram de 3 a 8 decodificadores usando 2 a 4 decodificadores é mostrado na figura a seguir.

As entradas paralelas A 1 e A 0 são aplicadas a cada 2 a 4 decodificadores. O complemento da entrada A 2 é conectado a Habilitar, E do decodificador 2 a 4 inferior para obter as saídas, Y 3 a Y 0 . Estes são oslower four min terms. A entrada, A 2, está diretamente conectada a Habilitar, E do decodificador 2 a 4 superiores para obter as saídas, Y 7 a Y 4 . Estes são oshigher four min terms.

4 a 16 decodificador

Nesta seção, vamos implementar 4 to 16 decoder using 3 to 8 decoders. Sabemos que o decodificador 3 a 8 tem três entradas A 2 , A 1 e A 0 e oito saídas, Y 7 a Y 0 . Considerando que o decodificador 4 a 16 tem quatro entradas A 3 , A 2 , A 1 e A 0 e dezesseis saídas, Y 15 a Y 0

Conhecemos a seguinte fórmula para encontrar o número de decodificadores de ordem inferior necessários.

$$ Requerido \: número \: de \: inferior \: ordem \: decodificadores = \ frac {m_ {2}} {m_ {1}} $$

Substitua, $ m_ {1} $ = 8 e $ m_ {2} $ = 16 na fórmula acima.

$$ Requerido \: número \: de \: 3 \: a \: 8 decodificadores = \ frac {16} {8} = 2 $$

Portanto, exigimos dois decodificadores de 3 a 8 para implementar um decodificador de 4 a 16. oblock diagram de 4 a 16 decodificadores usando 3 a 8 decodificadores é mostrado na figura a seguir.

As entradas paralelas A 2 , A 1 e A 0 são aplicadas a cada 3 a 8 decodificadores. O complemento da entrada, A3 é conectado a Habilitar, E do decodificador inferior de 3 a 8 para obter as saídas, Y 7 a Y 0 . Estes são oslower eight min terms. A entrada, A 3, é conectada diretamente a Habilitar, E do decodificador superior 3 a 8 para obter as saídas, Y 15 a Y 8 . Estes são oshigher eight min terms.