Sirkuit Digital - Panduan Cepat

Jika basis atau radix dari sistem bilangan adalah 'r', maka bilangan yang ada dalam sistem bilangan itu berkisar dari nol hingga r-1. Jumlah total yang ada dalam sistem bilangan itu adalah 'r'. Jadi, kita akan mendapatkan berbagai sistem bilangan, dengan memilih nilai radix lebih besar dari atau sama dengan dua.

Dalam bab ini, mari kita bahas tentang popular number systemsdan bagaimana merepresentasikan angka di sistem angka masing-masing. Sistem angka berikut adalah yang paling umum digunakan.

• Sistem Angka Desimal
• Sistem Bilangan Biner
• Sistem Angka Oktal
• Sistem Bilangan Heksadesimal

Sistem Angka Desimal

Itu base atau radix dari sistem bilangan desimal adalah 10. Jadi, angka mulai dari 0 hingga 9 digunakan dalam sistem angka ini. Bagian bilangan yang terletak di sebelah kiridecimal pointdikenal sebagai bagian integer. Demikian pula, bagian dari bilangan yang terletak di sebelah kanan koma desimal dikenal sebagai bagian pecahan.

Dalam sistem bilangan ini, posisi berturut-turut di sebelah kiri koma desimal berbobot 10 ⁰ , 10 ¹ , 10 ² , 10 ³ dan seterusnya. Demikian pula posisi berurutan di sebelah kanan koma desimal yang memiliki bobot 10 ^-1 , 10 ^-2 , 10 ^-3 dan seterusnya. Artinya, setiap posisi memiliki bobot tertentu, yaitupower of base 10

Contoh

Pertimbangkan decimal number 1358.246. Bagian bilangan bulat dari nomor ini adalah 1358 dan bagian pecahan dari nomor ini adalah 0,246. Angka 8, 5, 3 dan 1 memiliki bobot masing-masing 100, 101, 10 ² dan 10 ³ . Demikian pula, angka 2, 4 dan 6 memiliki bobot masing-masing 10 ^-1 , 10 ^-2 dan 10 ^-3 .

Mathematically, kita bisa menulisnya sebagai

1358.246 = (1 × 10 ³ ) + (3 × 10 ² ) + (5 × 10 ¹ ) + (8 × 10 ⁰ ) + (2 × 10 ^-1 ) +

(4 × 10 ^-2 ) + (6 × 10 ^-3 )

Setelah menyederhanakan suku-suku sisi kanan, kita akan mendapatkan angka desimal yang ada di sisi kiri.

Sistem Bilangan Biner

Semua sirkuit dan sistem digital menggunakan sistem bilangan biner ini. Itubase atau radix dari sistem bilangan ini 2. Jadi, angka 0 dan 1 digunakan dalam sistem bilangan ini.

Bagian dari nomor yang terletak di sebelah kiri binary pointdikenal sebagai bagian integer. Demikian pula, bagian dari bilangan yang terletak di sebelah kanan titik biner disebut bagian pecahan.

Dalam sistem bilangan ini, posisi berurutan di sebelah kiri titik biner berbobot 2 ⁰ , 2 ¹ , 2 ² , 2 ³ dan seterusnya. Begitu pula dengan posisi berurutan di sebelah kanan titik biner yang memiliki bobot 2 ^-1 , 2 ^-2 , 2 ^-3 dan seterusnya. Artinya, setiap posisi memiliki bobot tertentu, yaitupower of base 2.

Contoh

Pertimbangkan binary number 1101.011. Bagian bilangan bulat dari nomor ini adalah 1101 dan bagian pecahan dari nomor ini adalah 0,011. Angka 1, 0, 1 dan 1 bagian bilangan bulat memiliki bobot masing-masing 2 ⁰ , 2 ¹ , 2 ² , 2 ³ . Demikian pula, angka 0, 1 dan 1 dari bagian pecahan memiliki bobot masing-masing 2 ^-1 , 2 ^-2 , 2 ^-3 .

Mathematically, kita bisa menulisnya sebagai

1101,011 = (1 × 2 ³ ) + (1 × 2 ² ) + (0 × 2 ¹ ) + (1 × 2 ⁰ ) + (0 × 2 ^-1 ) +

(1 × 2 ^-2 ) + (1 × 2 ^-3 )

Setelah menyederhanakan suku-suku ruas kanan, kita akan mendapatkan angka desimal, yang setara dengan bilangan biner di sisi kiri.

Sistem Angka Oktal

Itu base atau radix dari sistem bilangan oktal adalah 8. Jadi, angka mulai dari 0 hingga 7 digunakan dalam sistem angka ini. Bagian bilangan yang terletak di sebelah kirioctal pointdikenal sebagai bagian integer. Demikian pula, bagian dari bilangan yang terletak di sebelah kanan titik oktal dikenal sebagai bagian pecahan.

Dalam sistem bilangan ini, posisi berurutan di sebelah kiri titik oktal berbobot 8 ⁰ , 8 ¹ , 8 ² , 8 ³ dan seterusnya. Begitu pula dengan posisi berurutan di sebelah kanan titik oktal yang berbobot 8 ^-1 , 8 ^-2 , 8 ^-3 dan seterusnya. Artinya, setiap posisi memiliki bobot tertentu, yaitupower of base 8.

Contoh

Pertimbangkan octal number 1457.236. Bagian bilangan bulat dari nomor ini adalah 1457 dan bagian pecahan dari nomor ini adalah 0,236. Angka 7, 5, 4 dan 1 memiliki bobot masing-masing 8 ⁰ , 8 ¹ , 8 ² dan 8 ³ . Demikian pula, angka 2, 3, dan 6 memiliki bobot masing-masing 8 ^-1 , 8 ^-2 , 8 ^-3 .

Mathematically, kita bisa menulisnya sebagai

1457,236 = (1 × 8 ³ ) + (4 × 8 ² ) + (5 × 8 ¹ ) + (7 × 8 ⁰ ) + (2 × 8 ^-1 ) +

(3 × 8 ^-2 ) + (6 × 8 ^-3 )

Setelah menyederhanakan suku-suku ruas kanan, kita akan mendapatkan angka desimal, yang setara dengan bilangan oktal di sisi kiri.

Sistem Angka Heksadesimal

Itu base atau radix dari sistem bilangan heksa-desimal adalah 16. Jadi, angka mulai dari 0 sampai 9 dan huruf dari A sampai F digunakan dalam sistem bilangan ini. Persamaan desimal dari digit heksa-desimal dari A ke F adalah 10 sampai 15.

Bagian dari nomor yang terletak di sebelah kiri hexadecimal pointdikenal sebagai bagian integer. Demikian pula, bagian dari bilangan yang terletak di sebelah kanan koma desimal Heksa disebut sebagai bagian pecahan.

Dalam sistem bilangan ini, posisi berurutan di sebelah kiri koma desimal Hexa berbobot 16 ⁰ , 16 ¹ , 16 ² , 16 ³ dan seterusnya. Demikian pula, posisi berurutan di sebelah kanan koma desimal heksa memiliki bobot 16 ^-1 , 16 ^-2 , 16 ^-3 dan seterusnya. Artinya, setiap posisi memiliki bobot tertentu, yaitupower of base 16.

Contoh

Pertimbangkan Hexa-decimal number 1A05.2C4. Bagian bilangan bulat dari nomor ini adalah 1A05 dan bagian pecahan dari nomor ini adalah 0.2C4. Angka 5, 0, A dan 1 memiliki bobot masing-masing 16 ⁰ , 16 ¹ , 16 ² dan 16 ³ . Demikian pula, angka 2, C dan 4 memiliki bobot masing-masing 16 ^-1 , 16 ^-2 dan 16 ^-3 .

Mathematically, kita bisa menulisnya sebagai

1A05.2C4 = (1 × 16 ³ ) + (10 × 16 ² ) + (0 × 16 ¹ ) + (5 × 16 ⁰ ) + (2 × 16 ^-1 ) +

(12 × 16 ^-2 ) + (4 × 16 ^-3 )

Setelah menyederhanakan suku-suku sisi kanan, kita akan mendapatkan angka desimal, yang setara dengan angka desimal-heksa di sisi kiri.

Pada bab sebelumnya, kita telah melihat empat sistem bilangan yang menonjol. Dalam bab ini, mari kita ubah bilangan dari satu sistem bilangan ke bilangan lainnya untuk menemukan nilai yang setara.

Konversi Bilangan Desimal ke Basis Lain

Jika bilangan desimal berisi bagian bilangan bulat dan pecahan, maka konversikan kedua bagian bilangan desimal tersebut menjadi basis lain satu per satu. Ikuti langkah-langkah ini untuk mengubah bilangan desimal menjadi bilangan ekivalen dari setiap basis 'r'.

• Melakukan division dari bagian bilangan bulat dari bilangan desimal dan successive quotientsdengan basis 'r' dan catat sisanya sampai hasil bagi adalah nol. Pertimbangkan sisa-sisa dalam urutan terbalik untuk mendapatkan bagian bilangan bulat dari jumlah yang setara dari basis 'r'. Artinya, sisa pertama dan terakhir masing-masing menunjukkan digit paling signifikan dan digit paling signifikan.

• Melakukan multiplication dari bagian pecahan bilangan desimal dan successive fractionsdengan basis 'r' dan catat carry sampai hasilnya nol atau jumlah digit ekuivalen yang diinginkan diperoleh. Pertimbangkan urutan normal muatan untuk mendapatkan bagian pecahan dari bilangan ekivalen alas 'r'.

Konversi Desimal ke Biner

Dua jenis operasi berikut berlangsung, saat mengonversi bilangan desimal menjadi bilangan biner yang setara.

• Pembagian bagian bilangan bulat dan hasil yang berurutan dengan basis 2.
• Perkalian bagian pecahan dan pecahan berurutan dengan basis 2.

Example

Pertimbangkan decimal number 58.25. Di sini, bagian bilangan bulat adalah 58 dan bagian pecahan adalah 0,25.

Step 1 - Divisi 58 dan hasil yang berurutan dengan basis 2.

Operasi	Hasil bagi	Sisa
58/2	29	0 (LSB)
29/2	14	1
14/2	7	0
7/2	3	1
3/2	1	1
1/2	0	1(MSB)

⇒ (58) ₁₀ = (111010) ₂

Oleh karena itu, integer part dari bilangan biner yang setara adalah 111010.

Step 2 - Perkalian 0,25 dan pecahan berurutan dengan basis 2.

Operasi	Hasil	Membawa
0,25 x 2	0,5	0
0,5 x 2	1.0	1
-	0.0	-

⇒ (.25) ₁₀ = (.01) ₂

Oleh karena itu, fractional part dari bilangan biner yang setara adalah .01

⇒ (58,25) ₁₀ = (111010,01) ₂

Oleh karena itu, binary equivalent dari angka desimal 58.25 adalah 111010.01.

Konversi Desimal ke Oktal

Dua jenis operasi berikut berlangsung, saat mengonversi bilangan desimal menjadi bilangan oktal yang setara.

• Pembagian bagian bilangan bulat dan hasil perhitungan berurutan dengan basis 8.

• Perkalian bagian pecahan dan pecahan berurutan dengan basis 8.

Example

Pertimbangkan decimal number 58.25. Di sini, bagian bilangan bulat adalah 58 dan bagian pecahan adalah 0,25.

Step 1 - Divisi 58 dan hasil akhir yang berurutan dengan basis 8.

Operasi	Hasil bagi	Sisa
58/8	7	2
7/8	0	7

⇒ (58) ₁₀ = (72) ₈

Oleh karena itu, integer part bilangan oktal yang setara adalah 72.

Step 2 - Perkalian 0,25 dan pecahan berurutan dengan basis 8.

Operasi	Hasil	Membawa
0,25 x 8	2.00	2
-	0,00	-

⇒ (.25) ₁₀ = (.2) ₈

Oleh karena itu, fractional part bilangan oktal ekuivalen adalah .2

⇒ (58.25) ₁₀ = (72.2) ₈

Oleh karena itu, octal equivalent dari angka desimal 58.25 adalah 72.2.

Konversi Desimal ke Heksa-Desimal

Dua jenis operasi berikut berlangsung, saat mengonversi bilangan desimal menjadi bilangan heksa-desimal yang setara.

• Pembagian bagian bilangan bulat dan hasil yang berurutan dengan basis 16.
• Perkalian bagian pecahan dan pecahan berurutan dengan basis 16.

Example

Pertimbangkan decimal number 58.25. Di sini, bagian bilangan bulat adalah 58 dan bagian desimal adalah 0,25.

Step 1 - Divisi 58 dan hasil akhir yang berurutan dengan basis 16.

Operasi	Hasil bagi	Sisa
58/16	3	10 = A
3/16	0	3

⇒ (58) ₁₀ = (3A) ₁₆

Oleh karena itu, integer part dari angka Hexa-desimal yang setara adalah 3A.

Step 2 - Perkalian 0,25 dan pecahan berurutan dengan basis 16.

Operasi	Hasil	Membawa
0,25 x 16	4.00	4
-	0,00	-

⇒ (.25) ₁₀ = (.4) ₁₆

Oleh karena itu, fractional part dari angka Hexa-desimal yang setara adalah 0,4.

⇒(58.25)₁₀ = (3A.4)₁₆

Oleh karena itu, Hexa-decimal equivalent dari angka desimal 58.25 adalah 3A.4.

Konversi Bilangan Biner ke Basis Lain

Proses mengonversi bilangan dari biner ke desimal berbeda dengan proses pengubahan bilangan biner ke basis lain. Sekarang, mari kita bahas tentang konversi bilangan biner menjadi sistem bilangan desimal, oktal dan heksa-desimal satu per satu.

Konversi Biner ke Desimal

Untuk mengonversi bilangan biner menjadi bilangan desimal ekuivalennya, pertama-tama kalikan bit bilangan biner dengan bobot posisional masing-masing, lalu tambahkan semua produk tersebut.

Example

Pertimbangkan binary number 1101.11.

Mathematically, kita bisa menulisnya sebagai

(1101,11) ₂ = (1 × 2 ³ ) + (1 × 2 ² ) + (0 × 2 ¹ ) + (1 × 2 ⁰ ) + (1 × 2 ^-1 ) +

(1 × 2 ^-2 )

⇒ (1101,11) ₂ = 8 + 4 + 0 + 1 + 0,5 + 0,25 = 13,75

⇒ (1101,11) ₂ = (13,75) ₁₀

Oleh karena itu, decimal equivalent dari bilangan biner 1101.11 adalah 13.75.

Konversi Biner ke Oktal

Kita tahu bahwa basis sistem bilangan biner dan oktal masing-masing adalah 2 dan 8. Tiga bit bilangan biner setara dengan satu digit oktal, karena 2 ³ = 8.

Ikuti dua langkah ini untuk mengubah bilangan biner menjadi bilangan oktal yang ekuivalen.

• Mulai dari titik biner dan buat kelompok 3 bit di kedua sisi titik biner. Jika satu atau dua bit lebih kecil saat membuat grup dari 3 bit, maka masukkan jumlah nol yang diperlukan pada sisi ekstrim.

• Tuliskan angka oktal yang sesuai dengan setiap kelompok 3 bit.

Example

Pertimbangkan binary number 101110.01101.

Step 1 - Buat grup 3 bit di kedua sisi titik biner.

101 110.011 01

Di sini, di sisi kanan titik biner, grup terakhir hanya memiliki 2 bit. Jadi, masukkan satu nol di sisi ekstrem untuk menjadikannya sebagai kelompok 3 bit.

⇒ 101 110.011 010

Step 2 - Tulis digit oktal yang sesuai untuk setiap kelompok 3 bit.

⇒ (101110.011 010) ₂ = (56.32) ₈

Oleh karena itu, octal equivalent dari bilangan biner 101110.01101 adalah 56.32.

Konversi Biner ke Heksa-Desimal

Kita tahu bahwa basis sistem bilangan biner dan heksa-desimal adalah 2 dan 16. Empat bit bilangan biner setara dengan satu digit heksa-desimal, karena 2 ⁴ = 16.

Ikuti dua langkah ini untuk mengonversi bilangan biner menjadi bilangan heksa-desimal yang setara.

• Mulai dari titik biner dan buat grup 4 bit di kedua sisi titik biner. Jika beberapa bit lebih kecil saat membuat grup dari 4 bit, maka sertakan jumlah nol yang diperlukan pada sisi yang ekstrim.

• Tuliskan digit Heksa-desimal yang sesuai untuk setiap kelompok 4 bit.

Example

Pertimbangkan binary number 101110.01101

Step 1 - Buat kelompok 4 bit di kedua sisi titik biner.

10 1110.0110 1

Di sini, grup pertama hanya memiliki 2 bit. Jadi, sertakan dua angka nol di sisi ekstrim untuk menjadikannya sebagai kelompok 4 bit. Demikian pula, sertakan tiga angka nol pada sisi ekstrim untuk membuat grup terakhir juga sebagai grup 4 bit.

⇒ 0010 1110,0110 1000

Step 2 - Tulis digit heksa-desimal yang sesuai dengan setiap kelompok 4 bit.

⇒ (0010 1110.0110 1000) ₂ = (2E.68) ₁₆

Oleh karena itu, Hexa-decimal equivalent dari bilangan biner 101110.01101 adalah (2E.68).

Konversi Bilangan Oktal ke Basis Lain

Proses pengubahan bilangan oktal ke desimal berbeda dengan proses pengubahan bilangan oktal ke basis lain. Sekarang, mari kita bahas tentang konversi bilangan oktal menjadi sistem bilangan desimal, biner dan heksa-desimal satu per satu.

Konversi Oktal ke Desimal

Untuk mengonversi bilangan oktal menjadi bilangan desimal ekuivalennya, pertama-tama kalikan digit bilangan oktal dengan bobot posisional masing-masing, lalu tambahkan semua hasil kali tersebut.

Example

Pertimbangkan octal number 145.23.

Mathematically, kita bisa menulisnya sebagai

(145,23) ₈ = (1 × 8 ² ) + (4 × 8 ¹ ) + (5 × 8 ⁰ ) + (2 × 8 ^-1 ) + (3 × 8 ^-2 )

⇒ (145,23) ₈ = 64 + 32 + 5 + 0,25 + 0,05 = 101,3

⇒ (145,23) ₈ = (101,3) ₁₀

Oleh karena itu, decimal equivalent dari angka oktal 145,23 adalah 101,3.

Konversi Oktal ke Biner

Proses untuk mengubah bilangan oktal menjadi bilangan biner yang setara adalah kebalikan dari proses konversi biner ke oktal. Dengan merepresentasikan setiap digit oktal dengan 3 bit, kita akan mendapatkan bilangan biner yang setara.

Example

Pertimbangkan octal number 145.23.

Mewakili setiap digit oktal dengan 3 bit.

(145.23) ₈ = (001 100 101.010 011) ₂

Nilai tidak berubah dengan menghilangkan angka nol, yang berada di sisi ekstrim.

⇒ (145.23) ₈ = (1100101.010011) ₂

Oleh karena itu, binary equivalent dari bilangan oktal 145.23 adalah 1100101.010011.

Konversi Oktal ke Heksa-Desimal

Ikuti dua langkah ini untuk mengubah bilangan oktal menjadi bilangan desimal Hexa yang setara.

• Ubah bilangan oktal menjadi bilangan biner ekivalennya.
• Ubah bilangan biner di atas menjadi bilangan desimal Hexa yang setara.

Example

Pertimbangkan octal number 145.23

Dalam contoh sebelumnya, kita mendapatkan bilangan oktal yang setara biner 145.23 sebagai 1100101.010011.

Dengan mengikuti prosedur konversi biner ke heksa-desimal, kita akan mendapatkan

(1100101.010011) ₂ = (65.4C) 16

⇒ (145,23) ₈ = (65,4C) ₁₆

Oleh karena itu, Hexa-decimal equivalentdari oktal nomor 145,23 adalah 65,4 C .

Konversi Bilangan Heksa-Desimal ke Basis Lain

Proses mengonversi bilangan dari Heksa-desimal ke desimal berbeda dengan proses pengubahan bilangan heksa-desimal menjadi basis lain. Sekarang mari kita bahas tentang konversi bilangan heksa-desimal menjadi sistem bilangan desimal, biner dan oktal satu per satu.

Konversi Heksa-Desimal ke Desimal

Untuk mengonversi bilangan desimal heksa menjadi bilangan desimal ekuivalennya, pertama-tama kalikan digit bilangan desimal heksa dengan bobot posisi masing-masing, lalu tambahkan semua produk tersebut.

Example

Pertimbangkan Hexa-decimal number 1A5.2

Mathematically, kita bisa menulisnya sebagai

(1A5.2) ₁₆ = (1 × 16 ² ) + (10 × 16 ¹ ) + (5 × 16 ⁰ ) + (2 × 16 ^-1 )

⇒ (1A5.2) ₁₆ = 256 + 160 + 5 + 0,125 = 421,125

⇒ (1A5.2) ₁₆ = (421.125) ₁₀

Oleh karena itu, decimal equivalent dari bilangan Hexa-desimal 1A5.2 adalah 421.125.

Konversi Heksa-Desimal ke Biner

Proses mengonversi bilangan heksa-desimal menjadi bilangan biner yang setara adalah kebalikan dari konversi biner ke heksa-desimal. Dengan merepresentasikan setiap digit heksa-desimal dengan 4 bit, kita akan mendapatkan angka biner yang setara.

Example

Pertimbangkan Hexa-decimal number 65.4C

Mewakili setiap digit heksa-desimal dengan 4 bit.

(65.4C) ₆ = (0110 0101.0100 1100) ₂

Nilai tidak berubah dengan menghilangkan angka nol, yang berada di dua sisi ekstrim.

⇒ (65.4C) ₁₆ = (1100101.010011) ₂

Oleh karena itu, binary equivalent dari bilangan Hexa-desimal 65.4C adalah 1100101.010011.

Konversi Heksa-Desimal ke Oktal

Ikuti dua langkah ini untuk mengonversi bilangan desimal heksa menjadi bilangan oktal ekuivalennya.

• Ubah bilangan desimal heksa menjadi bilangan biner ekuivalennya.
• Ubah bilangan biner di atas menjadi bilangan oktal ekuivalennya.

Example

Pertimbangkan Hexa-decimal number 65.4C

Dalam contoh sebelumnya, kita mendapatkan persamaan biner dari bilangan desimal Hexa 65.4C sebagai 1100101.010011.

Dengan mengikuti prosedur konversi biner ke oktal, kita akan mendapatkan

(1100101.010011) ₂ = (145.23) ₈

⇒ (65,4C) ₁₆ = (145,23)

Oleh karena itu, octal equivalentdari bilangan Hexa-desimal 65,4 C adalah 145,23.

Kita dapat membuat bilangan biner menjadi dua kelompok berikut - Unsigned numbers dan Signed numbers.

Nomor Tak Bertanda Tangan

Nomor tak bertanda tangan hanya berisi besaran angka. Mereka tidak memiliki tanda apapun. Itu berarti semua bilangan biner unsigned adalah positif. Seperti dalam sistem bilangan desimal, penempatan tanda positif di depan bilangan bersifat opsional untuk merepresentasikan bilangan positif. Oleh karena itu, semua bilangan positif termasuk nol dapat dianggap sebagai bilangan unsigned jika tidak ada tanda positif di depan bilangan tersebut.

Nomor yang Ditandatangani

Bilangan bertanda tangan mengandung tanda dan besarnya bilangan tersebut. Umumnya, tanda diletakkan di depan nomor. Jadi, kita harus memperhatikan tanda positif untuk bilangan positif dan tanda negatif untuk bilangan negatif. Oleh karena itu, semua nomor dapat diperlakukan sebagai nomor bertanda jika tanda yang sesuai ditetapkan di depan nomor tersebut.

Jika bit tanda adalah nol, yang menunjukkan bilangan biner positif. Demikian pula jika bit tanda adalah satu, yang menunjukkan bilangan biner negatif.

Representasi Bilangan Biner Tak Bertanda Tangan

Bit yang ada dalam bilangan biner bertanda tangan memegang magnitudedari sebuah angka. Artinya, jika bilangan biner yang tidak bertanda tangan berisi‘N’ bit, lalu semuanya N bit mewakili besarnya angka, karena tidak memiliki bit tanda apa pun.

Example

Pertimbangkan decimal number 108. Persamaan biner dari angka ini adalah1101100. Ini adalah representasi dari bilangan biner unsigned.

(108) ₁₀ = (1101100) ₂

Ini memiliki 7 bit. 7 bit ini mewakili besarnya angka 108.

Representasi Bilangan Biner yang Ditandatangani

Bit Paling Signifikan (MSB) dari bilangan biner bertanda digunakan untuk menunjukkan tanda bilangan tersebut. Oleh karena itu, ini juga disebut sebagaisign bit. Tanda positif diwakili dengan menempatkan '0' di bit tanda. Demikian pula, tanda negatif diwakili dengan menempatkan '1' di bit tanda.

Jika bilangan biner bertanda berisi bit 'N', maka (N-1) bit hanya mewakili besaran bilangan tersebut karena satu bit (MSB) dicadangkan untuk mewakili tanda bilangan tersebut.

Ada tiga types of representations untuk bilangan biner bertanda

• Bentuk Sign-Magnitude
• Bentuk pelengkap 1
• Bentuk pelengkap 2

Representasi bilangan positif di semua 3 bentuk ini sama. Namun, hanya representasi bilangan negatif yang akan berbeda di setiap bentuk.

Example

Pertimbangkan positive decimal number +108. Persamaan biner dari besaran bilangan ini adalah 1101100. 7 bit ini mewakili besaran bilangan 108. Karena ini adalah bilangan positif, anggap bit tanda sebagai nol, yang ditempatkan di sisi paling kiri besaran.

(+108) ₁₀ = (01101100) ₂

Oleh karena itu, signed binary representationdari angka desimal positif +108 adalah. Jadi, representasi yang sama berlaku dalam bentuk besaran-besaran, bentuk komplemen 1 dan bentuk komplemen 2 untuk bilangan desimal positif +108.

Bentuk Sign-Magnitude

Dalam bentuk sign-magnitude, MSB digunakan untuk merepresentasikan sign dari bilangan tersebut dan bit yang tersisa mewakili magnitudedari nomor tersebut. Jadi, cukup masukkan bit tanda di sisi paling kiri dari bilangan biner unsigned. Representasi ini mirip dengan representasi bilangan desimal bertanda.

Example

Pertimbangkan negative decimal number -108. Besarnya bilangan ini adalah 108. Kita mengetahui representasi biner unsigned dari 108 adalah 1101100. Ini memiliki 7 bit. Semua bit ini mewakili besarnya.

Karena bilangan yang diberikan adalah negatif, anggap bit tanda sebagai satu, yang ditempatkan di sisi paling kiri besarnya.

(−108) ₁₀ = (11101100) ₂

Oleh karena itu, representasi besaran -108 tanda adalah 11101100.

Bentuk pelengkap 1

Komplemen angka 1 diperoleh dengan complementing all the bitsdari bilangan biner bertanda. Jadi, pelengkap 1 dari bilangan positif menghasilkan bilangan negatif. Demikian pula, komplemen 1 dari bilangan negatif memberikan bilangan positif.

Artinya, jika Anda melakukan komplemen dua kali 1 dari bilangan biner termasuk bit tanda, maka Anda akan mendapatkan bilangan biner bertanda asli.

Example

Pertimbangkan negative decimal number -108. Besarnya angka ini adalah 108. Kita mengetahui representasi biner bertanda 108 adalah 01101100.

Ini memiliki 8 bit. MSB dari angka ini adalah nol, yang menunjukkan angka positif. Komplemen nol adalah satu dan sebaliknya. Jadi, gantikan nol dengan satu dan satu dengan nol untuk mendapatkan angka negatif.

(−108) ₁₀ = (10010011) ₂

Oleh karena itu, 1’s complement of (108)₁₀ adalah (10010011)₂.

Bentuk pelengkap 2

Komplemen 2 dari bilangan biner diperoleh dengan adding one to the 1’s complementdari bilangan biner bertanda. Jadi, komplemen 2 dari bilangan positif memberikan bilangan negatif. Demikian pula, pelengkap bilangan negatif 2 memberikan bilangan positif.

Artinya, jika Anda melakukan komplemen dua kali 2 dari bilangan biner termasuk bit tanda, maka Anda akan mendapatkan bilangan biner bertanda asli.

Example

Pertimbangkan negative decimal number -108.

Kami tahu pelengkap 1 dari (108)₁₀ adalah (10010011)₂

Pujian 2 dari (108) ₁₀ = 1 dari (108) ₁₀ + 1.

= 10010011 + 1

= 10010100

Oleh karena itu, 2’s complement of (108)₁₀ adalah (10010100)₂.

Dalam bab ini, mari kita bahas tentang operasi aritmatika dasar, yang dapat dilakukan pada dua bilangan biner bertanda mana pun menggunakan metode komplemen 2. Itubasic arithmetic operations adalah penjumlahan dan pengurangan.

Penambahan dua Bilangan Biner Bertanda

Pertimbangkan dua bilangan biner bertanda A & B, yang direpresentasikan dalam bentuk komplemen 2. Kami dapat melakukanadditiondari kedua bilangan ini, yang mirip dengan penjumlahan dua bilangan biner unsigned. Namun, jika hasil penjumlahannya berisi perintah dari bit tanda, maka buang (abaikan) untuk mendapatkan nilai yang benar.

Jika hasil penjumlahannya positif, Anda dapat mencari besarnya secara langsung. Tetapi, jika hasil penjumlahannya negatif, maka ambil komplemen 2 untuk mendapatkan besarannya.

Contoh 1

Mari kita lakukan addition dari dua angka desimal +7 and +4 menggunakan metode komplemen 2.

Itu 2’s complement representasi dari +7 dan +4 dengan masing-masing 5 bit ditampilkan di bawah ini.

(+7) ₁₀ = (00111) ₂

(+4) ₁₀ = (00100) ₂

Penambahan kedua bilangan tersebut adalah

(+7) ₁₀ + (+ 4) ₁₀ = (00111) ₂ + (00100) ₂

⇒ (+7) ₁₀ + (+ 4) ₁₀ = (01011) ₂ .

Jumlah yang dihasilkan berisi 5 bit. Jadi, tidak ada pelaksanaan dari tanda sedikit. Bit tanda '0' menunjukkan bahwa jumlah yang dihasilkan adalahpositive. Jadi, besaran penjumlahannya adalah 11 dalam sistem bilangan desimal. Oleh karena itu, penjumlahan dua bilangan positif akan menghasilkan bilangan positif lainnya.

Contoh 2

Mari kita lakukan addition dari dua angka desimal -7 dan -4 menggunakan metode komplemen 2.

Itu 2’s complement representasi -7 dan -4 dengan masing-masing 5 bit ditampilkan di bawah ini.

(−7) ₁₀ = (11001) ₂

(−4) ₁₀ = (11100) ₂

Penambahan kedua bilangan tersebut adalah

(−7) ₁₀ + (−4) ₁₀ = (11001) ₂ + (11100) ₂

⇒ (−7) ₁₀ + (−4) ₁₀ = (110101) ₂ .

Jumlah yang dihasilkan berisi 6 bit. Dalam hal ini, carry diperoleh dari bit tanda. Jadi, kita bisa menghapusnya

Jumlah resultan setelah menghilangkan carry adalah (−7) ₁₀ + (−4) ₁₀ =(10101)₂.

Tanda bit '1' menunjukkan bahwa jumlah yang dihasilkan adalah negative. Jadi, dengan mengambil komplemen 2 kita akan mendapatkan besaran resultan jumlah 11 dalam sistem bilangan desimal. Oleh karena itu, penambahan dua angka negatif akan menghasilkan angka negatif lainnya.

Pengurangan dua Bilangan Biner Bertanda

Pertimbangkan dua bilangan biner bertanda A & B, yang direpresentasikan dalam bentuk komplemen 2. Kita tahu bahwa komplemen 2 dari bilangan positif menghasilkan bilangan negatif. Jadi, setiap kali kita harus mengurangi bilangan B dari bilangan A, ambil komplemen B 2 dan tambahkan ke A. Jadi,mathematically kita bisa menulisnya sebagai

A - B = A + (2's complement of B)

Demikian pula, jika kita harus mengurangkan bilangan A dari bilangan B, ambil komplemen A 2 dan tambahkan ke B. Jadi, mathematically kita bisa menulisnya sebagai

B - A = B + (2's complement of A)

Jadi pengurangan dua bilangan biner bertanda sama dengan penjumlahan dua bilangan biner bertanda. Tapi, kita harus mengambil komplemen angka 2, yang seharusnya dikurangkan. Ini adalahadvantagedari teknik komplemen 2. Ikuti, aturan yang sama dari penjumlahan dua bilangan biner bertanda.

Contoh 3

Mari kita lakukan subtraction dari dua angka desimal +7 and +4 menggunakan metode komplemen 2.

Pengurangan kedua bilangan ini adalah

(+7) ₁₀ - (+4) ₁₀ = (+7) ₁₀ + (−4) ₁₀ .

Itu 2’s complement representasi dari +7 dan -4 dengan masing-masing 5 bit ditampilkan di bawah ini.

(+7) ₁₀ = (00111) ₂

(+4) ₁₀ = (11100) ₂

⇒ (+7) ₁₀ + (+4) ₁₀ = (00111) ₂ + (11100) ₂ = (00011) ₂

Di sini, carry didapat dari tanda bit. Jadi, kita bisa menghapusnya. Jumlah yang dihasilkan setelah menghapus carry adalah

(+7) ₁₀ + (+4) ₁₀ =(00011)₂

Bit tanda '0' menunjukkan bahwa jumlah yang dihasilkan adalah positive. Jadi, besarnya adalah 3 dalam sistem bilangan desimal. Oleh karena itu, pengurangan dua bilangan desimal +7 dan +4 adalah +3.

Contoh 4

Mari kita lakukan subtraction of dua angka desimal +4 dan +7 menggunakan metode komplemen 2.

Pengurangan kedua bilangan ini adalah

(+4) ₁₀ - (+7) ₁₀ = (+4) ₁₀ + (−7) ₁₀ .

Itu 2’s complement representasi dari +4 dan -7 dengan masing-masing 5 bit ditampilkan di bawah ini.

(+4) ₁₀ = (00100) ₂

(-7) ₁₀ = (11001) ₂

⇒ (+4) ₁₀ + (-7) ₁₀ = (00100) ₂ + (11001) ₂ = (11101) ₂

Di sini, carry tidak didapat dari bit sign. Tanda bit '1' menunjukkan bahwa jumlah yang dihasilkan adalahnegative. Jadi, dengan mengambil komplemen 2 nya kita akan mendapatkan besaran resultan jumlah 3 dalam sistem bilangan desimal. Oleh karena itu, pengurangan dua bilangan desimal +4 dan +7 adalah -3.

Dalam pengkodean, ketika angka atau huruf diwakili oleh sekelompok simbol tertentu, dikatakan bahwa angka atau huruf itu sedang dikodekan. Kelompok simbol disebut sebagaicode. Data digital direpresentasikan, disimpan dan ditransmisikan sebagai sekelompok bit. Kelompok bit ini juga disebut sebagaibinary code.

Kode biner dapat diklasifikasikan menjadi dua jenis.

• Kode berbobot
• Kode tidak berbobot

Jika kode memiliki bobot posisi, maka dikatakan weighted code. Jika tidak, itu adalah kode tidak berbobot. Kode berbobot lebih lanjut dapat diklasifikasikan sebagai kode berbobot positif dan kode berbobot negatif.

Kode Biner untuk angka Desimal

Tabel berikut menunjukkan berbagai kode biner untuk angka desimal 0 hingga 9.

Digit Desimal	8421 Kode	2421 Kode	84-2-1 Kode	Kelebihan 3 Kode
0	0000	0000	0000	0011
1	0001	0001	0111	01.00
2	0010	0010	0110	0101
3	0011	0011	0101	0110
4	01.00	01.00	01.00	0111
5	0101	1011	1011	1000
6	0110	1100	1010	1001
7	0111	1101	1001	1010
8	1000	1110	1000	1011
9	1001	1111	1111	1100

Kami memiliki 10 digit dalam sistem bilangan desimal. Untuk merepresentasikan 10 digit ini dalam biner, kami membutuhkan minimal 4 bit. Tapi, dengan 4 bit akan ada 16 kombinasi unik dari nol dan satu. Karena, kami hanya memiliki 10 digit desimal, 6 kombinasi lain dari nol dan satu tidak diperlukan.

8 4 2 1 kode

• Bobot dari kode ini adalah 8, 4, 2 dan 1.

• Kode ini memiliki semua bobot positif. Jadi, ini adalah apositively weighted code.

• Kode ini juga disebut sebagai natural BCD (Desimal Berkode Biner) code.

Example

Mari kita cari BCD yang setara dengan bilangan desimal 786. Bilangan ini memiliki 3 angka desimal 7, 8 dan 6. Dari tabel tersebut, kita dapat menuliskan kode BCD (8421) dari 7, 8 dan 6 masing-masing adalah 0111, 1000 dan 0110 .

∴ (786)₁₀ = (011110000110)_BCD

Ada 12 bit dalam representasi BCD, karena setiap kode BCD digit desimal memiliki 4 bit.

2 4 2 1 kode

• Bobot dari kode ini adalah 2, 4, 2 dan 1.

• Kode ini memiliki semua bobot positif. Jadi, ini adalah apositively weighted code.

• Ini adalah sebuah unnatural BCDkode. Jumlah bobot kode BCD yang tidak wajar sama dengan 9.

• Ini adalah sebuah self-complementingkode. Kode pelengkap sendiri menyediakan komplemen 9 dari angka desimal, hanya dengan menukar 1 dan 0 dalam representasi setara 2421.

Example

Mari kita cari 2421 ekuivalen angka desimal 786. Angka ini memiliki 3 angka desimal 7, 8 dan 6. Dari tabel tersebut, kita dapat menuliskan 2421 kode dari 7, 8 dan 6 masing-masing adalah 1101, 1110 dan 1100.

Oleh karena itu, 2421 ekivalen dengan angka desimal 786 adalah 110111101100.

8 4 -2 -1 kode

• Bobot dari kode ini adalah 8, 4, -2 dan -1.

• Kode ini memiliki bobot negatif bersama dengan bobot positif. Jadi, ini adalah anegatively weighted code.

• Ini adalah sebuah unnatural BCD kode.

• Ini adalah sebuah self-complementing kode.

Example

Mari kita cari 8 4-2-1 ekuivalen angka desimal 786. Angka ini memiliki 3 angka desimal 7, 8 dan 6. Dari tabel tersebut, kita bisa menuliskan 8 4 -2 -1 kode 7, 8 dan 6 masing-masing adalah 1001, 1000 dan 1010.

Oleh karena itu, 8 4 -2 -1 setara dengan angka desimal 786 adalah 100110001010.

Kelebihan 3 kode

• Kode ini tidak memiliki bobot apa pun. Jadi, ini adalahun-weighted code.

• Kita akan mendapatkan kode Kelebihan 3 dari angka desimal dengan menambahkan tiga (0011) ke biner yang setara dengan angka desimal itu. Oleh karena itu, ini disebut sebagai kode Kelebihan 3.

• Ini adalah sebuah self-complementing kode.

Example

Mari kita cari Kelebihan 3 yang setara dengan angka desimal 786. Angka ini memiliki 3 angka desimal 7, 8 dan 6. Dari tabel tersebut, kita dapat menuliskan kode Kelebihan 3 dari 7, 8 dan 6 masing-masing adalah 1010, 1011 dan 1001.

Oleh karena itu, Kelebihan 3 setara dengan angka desimal 786 adalah 101010111001

Kode Abu-abu

Tabel berikut menunjukkan kode Gray 4-bit yang sesuai dengan setiap kode biner 4-bit.

Angka desimal	Kode biner	Kode Abu-abu
0	0000	0000
1	0001	0001
2	0010	0011
3	0011	0010
4	01.00	0110
5	0101	0111
6	0110	0101
7	0111	01.00
8	1000	1100
9	1001	1101
10	1010	1111
11	1011	1110
12	1100	1010
13	1101	1011
14	1110	1001
15	1111	1000

• Kode ini tidak memiliki bobot apa pun. Jadi, ini adalahun-weighted code.

• Pada tabel di atas, kode Gray berturut-turut dibedakan dalam satu posisi bit saja. Karenanya, kode ini disebut sebagaiunit distance kode.

Kode biner ke Konversi Kode Gray

Ikuti langkah-langkah ini untuk mengubah kode biner menjadi kode Gray yang setara.

• Pertimbangkan kode biner yang diberikan dan letakkan nol di sebelah kiri MSB.

• Bandingkan dua bit berturut-turut mulai dari nol. Jika 2 bitnya sama, maka outputnya nol. Jika tidak, keluarannya adalah satu.

• Ulangi langkah di atas sampai kode LSB dari Gray diperoleh.

Example

Dari tabel tersebut, kita mengetahui bahwa kode Gray yang sesuai dengan kode biner 1000 adalah 1100. Sekarang, mari kita verifikasi dengan menggunakan prosedur di atas.

Diberikan, kode biner adalah 1000.

Step 1 - Dengan menempatkan nol di sebelah kiri MSB, kode biner akan menjadi 01000.

Step 2 - Dengan membandingkan dua bit kode biner baru yang berurutan, kita akan mendapatkan kode abu-abu sebagai 1100.

Kita tahu bahwa bit 0 dan 1 sesuai dengan dua rentang tegangan analog yang berbeda. Jadi, selama transmisi data biner dari satu sistem ke sistem lainnya, noise juga dapat ditambahkan. Karena ini, mungkin ada kesalahan dalam data yang diterima di sistem lain.

Itu berarti bit 0 bisa berubah menjadi 1 atau bit 1 bisa berubah menjadi 0. Kita tidak bisa menghindari interferensi noise. Tapi, kita bisa mendapatkan kembali data asli terlebih dahulu dengan mendeteksi apakah ada kesalahan dan kemudian mengoreksi kesalahan tersebut. Untuk tujuan ini, kita dapat menggunakan kode-kode berikut.

• Kode deteksi kesalahan
• Kode koreksi kesalahan

Error detection codes- digunakan untuk mendeteksi kesalahan yang ada dalam data yang diterima (aliran bit). Kode-kode ini berisi beberapa bit, yang disertakan (ditambahkan) ke aliran bit asli. Kode-kode ini mendeteksi kesalahan, jika itu terjadi selama transmisi data asli (aliran bit).Example - Kode paritas, kode Hamming.

Error correction codes- digunakan untuk memperbaiki kesalahan yang ada pada data yang diterima (aliran bit) sehingga, kita akan mendapatkan data asli. Kode koreksi kesalahan juga menggunakan strategi serupa dari kode deteksi kesalahan.Example - Kode Hamming.

Oleh karena itu, untuk mendeteksi dan memperbaiki kesalahan, bit tambahan ditambahkan ke bit data pada saat transmisi.

Kode Paritas

Sangat mudah untuk memasukkan (menambahkan) satu bit paritas baik di sebelah kiri MSB atau di sebelah kanan LSB dari aliran bit asli. Ada dua jenis kode paritas yaitu kode paritas genap dan kode paritas ganjil berdasarkan jenis paritas yang dipilih.

Bahkan Kode Paritas

Nilai bit paritas genap harus nol, jika bilangan genap yang ada dalam kode biner. Jika tidak, itu harus menjadi satu. Sehingga, jumlah yang genap ada dieven parity code. Bahkan kode paritas berisi bit data dan bahkan bit paritas.

Tabel berikut menunjukkan even parity codessesuai dengan setiap kode biner 3-bit. Di sini, bit paritas genap disertakan di sebelah kanan LSB kode biner.

Kode biner	Bahkan paritas sedikit	Bahkan Kode Paritas
000	0	0000
001	1	0011
010	1	0101
011	0	0110
100	1	1001
101	0	1010
110	0	1100
111	1	1111

Di sini, jumlah bit yang ada dalam kode paritas genap adalah 4. Jadi, kemungkinan bilangan genap yang mungkin ada dalam kode paritas genap ini adalah 0, 2 & 4.

• Jika sistem lain menerima salah satu dari kode paritas genap ini, maka tidak ada kesalahan dalam data yang diterima. Bit selain bit paritas genap sama dengan bit kode biner.

• If the other system receives other than even parity codes, then there will be an error(s) in the received data. In this case, we can’t predict the original binary code because we don’t know the bit position(s) of error.

Therefore, even parity bit is useful only for detection of error in the received parity code. But, it is not sufficient to correct the error.

Odd Parity Code

The value of odd parity bit should be zero, if odd number of ones present in the binary code. Otherwise, it should be one. So that, odd number of ones present in odd parity code. Odd parity code contains the data bits and odd parity bit.

The following table shows the odd parity codes corresponding to each 3-bit binary code. Here, the odd parity bit is included to the right of LSB of binary code.

Binary Code	Odd Parity bit	Odd Parity Code
000	1	0001
001	0	0010
010	0	0100
011	1	0111
100	0	1000
101	1	1011
110	1	1101
111	0	1110

Here, the number of bits present in the odd parity codes is 4. So, the possible odd number of ones in these odd parity codes are 1 & 3.

• If the other system receives one of these odd parity codes, then there is no error in the received data. The bits other than odd parity bit are same as that of binary code.

• If the other system receives other than odd parity codes, then there is an error(s) in the received data. In this case, we can’t predict the original binary code because we don’t know the bit position(s) of error.

Therefore, odd parity bit is useful only for detection of error in the received parity code. But, it is not sufficient to correct the error.

Hamming Code

Hamming code is useful for both detection and correction of error present in the received data. This code uses multiple parity bits and we have to place these parity bits in the positions of powers of 2.

The minimum value of 'k' for which the following relation is correct (valid) is nothing but the required number of parity bits.

$$2^k\geq n+k+1$$

Where,

‘n’ is the number of bits in the binary code (information)

‘k’ is the number of parity bits

Therefore, the number of bits in the Hamming code is equal to n + k.

Let the Hamming code is $b_{n+k}b_{n+k-1}.....b_{3}b_{2}b_{1}$ & parity bits $p_{k}, p_{k-1}, ....p_{1}$. We can place the ‘k’ parity bits in powers of 2 positions only. In remaining bit positions, we can place the ‘n’ bits of binary code.

Based on requirement, we can use either even parity or odd parity while forming a Hamming code. But, the same parity technique should be used in order to find whether any error present in the received data.

Follow this procedure for finding parity bits.

• Find the value of p₁, based on the number of ones present in bit positions b₃, b₅, b₇ and so on. All these bit positions (suffixes) in their equivalent binary have ‘1’ in the place value of 2⁰.

• Find the value of p₂, based on the number of ones present in bit positions b₃, b₆, b₇ and so on. All these bit positions (suffixes) in their equivalent binary have ‘1’ in the place value of 2¹.

• Find the value of p₃, based on the number of ones present in bit positions b₅, b₆, b₇ and so on. All these bit positions (suffixes) in their equivalent binary have ‘1’ in the place value of 2².

• Similarly, find other values of parity bits.

Follow this procedure for finding check bits.

• Find the value of c₁, based on the number of ones present in bit positions b₁, b₃, b₅, b₇ and so on. All these bit positions (suffixes) in their equivalent binary have ‘1’ in the place value of 2⁰.

• Find the value of c₂, based on the number of ones present in bit positions b₂, b₃, b₆, b₇ and so on. All these bit positions (suffixes) in their equivalent binary have ‘1’ in the place value of 2¹.

• Find the value of c₃, based on the number of ones present in bit positions b₄, b₅, b₆, b₇ and so on. All these bit positions (suffixes) in their equivalent binary have ‘1’ in the place value of 2².

• Similarly, find other values of check bits.

The decimal equivalent of the check bits in the received data gives the value of bit position, where the error is present. Just complement the value present in that bit position. Therefore, we will get the original binary code after removing parity bits.

Example 1

Let us find the Hamming code for binary code, d₄d₃d₂d₁ = 1000. Consider even parity bits.

The number of bits in the given binary code is n=4.

We can find the required number of parity bits by using the following mathematical relation.

$$2^k\geq n+k+1$$

Substitute, n=4 in the above mathematical relation.

$$\Rightarrow 2^k\geq 4+k+1$$

$$\Rightarrow 2^k\geq 5+k$$

The minimum value of k that satisfied the above relation is 3. Hence, we require 3 parity bits p₁, p₂, and p₃. Therefore, the number of bits in Hamming code will be 7, since there are 4 bits in binary code and 3 parity bits. We have to place the parity bits and bits of binary code in the Hamming code as shown below.

The 7-bit Hamming code is $b_{7}b_{6}b_{5}b_{4}b_{3}b_{2}b_{1}=d_{4}d_{3}d_{2}p_{3}d_{1}p_{2}bp_{1}$

By substituting the bits of binary code, the Hamming code will be $b_{7}b_{6}b_{5}b_{4}b_{3}b_{2}b_{1} = 100p_{3}Op_{2}p_{1}$. Now, let us find the parity bits.

$$p_{1}=b_{7}\oplus b_{5}\oplus b_{3}=1 \oplus 0 \oplus 0=1$$

$$p_{2}=b_{7}\oplus b_{6}\oplus b_{3}=1 \oplus 0 \oplus 0=1$$

$$p_{3}=b_{7}\oplus b_{6}\oplus b_{5}=1 \oplus 0 \oplus 0=1$$

By substituting these parity bits, the Hamming code will be $b_{7}b_{6}b_{5}b_{4}b_{3}b_{2}b_{1}= 1001011$.

Example 2

In the above example, we got the Hamming code as $b_{7}b_{6}b_{5}b_{4}b_{3}b_{2}b_{1}= 1001011$. Now, let us find the error position when the code received is $b_{7}b_{6}b_{5}b_{4}b_{3}b_{2}b_{1}= 1001111$.

Now, let us find the check bits.

$$c_{1}=b_{7}\oplus b_{5}\oplus b_{3}\oplus b_{1}=1 \oplus 0 \oplus 1 \oplus1 =1$$

$$c_{2}=b_{7}\oplus b_{6}\oplus b_{3}\oplus b_{2}=1 \oplus 0 \oplus 1 \oplus1 =1$$

$$c_{3}=b_{7}\oplus b_{6}\oplus b_{5}\oplus b_{4}=1 \oplus 0 \oplus 0 \oplus1 =0$$

The decimal value of check bits gives the position of error in received Hamming code.

$$c_{3}c_{2}c_{1} = \left ( 011 \right )_{2}=\left ( 3 \right )_{10}$$

Therefore, the error present in third bit (b₃) of Hamming code. Just complement the value present in that bit and remove parity bits in order to get the original binary code.

Boolean Algebra is an algebra, which deals with binary numbers & binary variables. Hence, it is also called as Binary Algebra or logical Algebra. A mathematician, named George Boole had developed this algebra in 1854. The variables used in this algebra are also called as Boolean variables.

The range of voltages corresponding to Logic ‘High’ is represented with ‘1’ and the range of voltages corresponding to logic ‘Low’ is represented with ‘0’.

Postulates and Basic Laws of Boolean Algebra

In this section, let us discuss about the Boolean postulates and basic laws that are used in Boolean algebra. These are useful in minimizing Boolean functions.

Boolean Postulates

Consider the binary numbers 0 and 1, Boolean variable (x) and its complement (x’). Either the Boolean variable or complement of it is known as literal. The four possible logical OR operations among these literals and binary numbers are shown below.

x + 0 = x

x + 1 = 1

x + x = x

x + x '= 1

Demikian pula empat kemungkinan logical AND operasi antara literal dan bilangan biner tersebut ditunjukkan di bawah ini.

x.1 = x

x.0 = 0

xx = x

x.x '= 0

Ini adalah postulat Boolean sederhana. Kita dapat memverifikasi dalil ini dengan mudah, dengan mengganti variabel Boolean dengan '0' atau '1'.

Note- Komplemen dari variabel Boolean sama dengan variabel itu sendiri. yaitu, (x ')' = x.

Hukum Dasar Aljabar Boolean

Berikut adalah tiga hukum dasar Aljabar Boolean.

• Hukum komutatif
• Hukum asosiatif
• Hukum distributif

Hukum Komutatif

Jika ada operasi logika dari dua variabel Boolean memberikan hasil yang sama terlepas dari urutan kedua variabel tersebut, maka operasi logis tersebut dikatakan Commutative. Operasi logika OR & logika AND dari dua variabel Boolean x & y ditunjukkan di bawah ini

x + y = y + x

xy = yx

Simbol '+' menunjukkan operasi OR logis. Begitu pula dengan simbol '.' menunjukkan operasi AND yang logis dan opsional untuk diwakili. Hukum komutatif mematuhi untuk operasi logis OR & logis AND.

Hukum Asosiatif

Jika operasi logika dari dua variabel Boolean dilakukan terlebih dahulu dan kemudian operasi yang sama dilakukan dengan variabel yang tersisa memberikan hasil yang sama, maka operasi logis tersebut dikatakan Associative. Operasi logika OR & logika AND dari tiga variabel Boolean x, y & z ditunjukkan di bawah ini.

x + (y + z) = (x + y) + z

x. (yz) = (xy) .z

Hukum asosiatif mematuhi untuk operasi logis OR & logis AND.

Hukum distributif

Jika ada operasi logika yang dapat didistribusikan ke semua istilah yang ada dalam fungsi Boolean, maka operasi logis tersebut dikatakan Distributive. Distribusi operasi logika OR & logika AND dari tiga variabel Boolean x, y & z ditunjukkan di bawah ini.

x. (y + z) = xy + xz

x + (yz) = (x + y). (x + z)

Hukum distributif mematuhi operasi logika OR dan logika AND.

Ini adalah hukum dasar aljabar Boolean. Kita dapat memverifikasi hukum ini dengan mudah, dengan mengganti variabel Boolean dengan '0' atau '1'.

Teorema Aljabar Boolean

Dua teorema berikut digunakan dalam aljabar Boolean.

• Teorema dualitas
• Teorema DeMorgan

Teorema Dualitas

Teorema ini menyatakan bahwa dualdari fungsi Boolean diperoleh dengan menukar operator logika AND dengan operator logika OR dan nol dengan satu. Untuk setiap fungsi Boolean, akan ada fungsi Ganda yang sesuai.

Mari kita buat persamaan (relasi) Boolean yang telah kita bahas di bagian postulat Boolean dan hukum dasar menjadi dua kelompok. Tabel berikut menunjukkan dua kelompok ini.

Grup 1	Kelompok2
x + 0 = x	x.1 = x
x + 1 = 1	x.0 = 0
x + x = x	xx = x
x + x '= 1	x.x '= 0
x + y = y + x	xy = yx
x + (y + z) = (x + y) + z	x. (yz) = (xy) .z
x. (y + z) = xy + xz	x + (yz) = (x + y). (x + z)

Di setiap baris, ada dua persamaan Boolean dan keduanya rangkap satu sama lain. Kita dapat memverifikasi semua persamaan Boolean dari Grup1 dan Grup2 ini dengan menggunakan teorema dualitas.

Teorema DeMorgan

Teorema ini berguna untuk mencari complement of Boolean function. Ini menyatakan bahwa komplemen logika OR dari setidaknya dua variabel Boolean sama dengan logika AND dari setiap variabel komplemen.

Teorema DeMorgan dengan 2 variabel Boolean x dan y dapat direpresentasikan sebagai

(x + y) '= x'.y'

Rangkap dari fungsi Boolean di atas adalah

(xy) '= x' + y '

Oleh karena itu, komplemen logika AND dari dua variabel Boolean sama dengan logika OR dari setiap variabel komplemen. Demikian pula, kita dapat menerapkan teorema DeMorgan untuk lebih dari 2 variabel Boolean juga.

Penyederhanaan Fungsi Boolean

Sampai saat ini, kita telah membahas postulat, hukum dasar dan teorema aljabar Boolean. Sekarang, mari kita sederhanakan beberapa fungsi Boolean.

Contoh 1

Biarkan kami simplify fungsi Boolean, f = p'qr + pq'r + pqr '+ pqr

Fungsi ini dapat disederhanakan dengan dua metode.

Method 1

Diberikan fungsi Boolean, f = p'qr + pq'r + pqr '+ pqr.

Step 1- Pada suku pertama dan kedua r umum dan pada suku ketiga dan keempat pq umum. Jadi, ambillah istilah umum dengan menggunakanDistributive law.

⇒ f = (p'q + pq ') r + pq (r' + r)

Step 2- Istilah yang ada dalam tanda kurung pertama dapat disederhanakan menjadi operasi Ex-OR. Istilah yang ada dalam tanda kurung kedua dapat disederhanakan menjadi '1' menggunakanBoolean postulate

⇒ f = (p ⊕q) r + pq (1)

Step 3- Istilah pertama tidak dapat disederhanakan lebih lanjut. Namun, suku kedua dapat disederhanakan menjadi pq menggunakanBoolean postulate.

⇒ f = (p ⊕q) r + pq

Oleh karena itu, fungsi Boolean yang disederhanakan adalah f = (p⊕q)r + pq

Method 2

Diberikan fungsi Boolean, f = p'qr + pq'r + pqr '+ pqr.

Step 1 - Gunakan Boolean postulate, x + x = x. Itu berarti, operasi Logical OR dengan variabel Boolean 'n' kali akan sama dengan variabel yang sama. Jadi, kita bisa menulis pqr suku terakhir dua kali lagi.

⇒ f = p'qr + pq'r + pqr '+ pqr + pqr + pqr

Step 2 - Gunakan Distributive lawuntuk 1 ^st dan 4 ^th istilah, 2 ^nd dan 5 ^th istilah, 3 ^rd dan 6 ^th istilah.

⇒ f = qr (p '+ p) + pr (q' + q) + pq (r '+ r)

Step 3 - Gunakan Boolean postulate, x + x '= 1 untuk menyederhanakan suku-suku yang ada di setiap tanda kurung.

⇒ f = qr (1) + pr (1) + pq (1)

Step 4 - Gunakan Boolean postulate, x.1 = x untuk menyederhanakan ketiga suku di atas.

⇒ f = qr + pr + pq

⇒ f = pq + qr + pr

Oleh karena itu, fungsi Boolean yang disederhanakan adalah f = pq + qr + pr.

Jadi, kami mendapatkan dua fungsi Boolean yang berbeda setelah menyederhanakan fungsi Boolean yang diberikan di setiap metode. Secara fungsional, kedua fungsi Boolean itu sama. Jadi, berdasarkan kebutuhan, kita bisa memilih salah satu dari dua fungsi Boolean tersebut.

Contoh 2

Mari kita temukan complement dari fungsi Boolean, f = p'q + pq '.

Komplemen dari fungsi Boolean adalah f '= (p'q + pq') '.

Step 1 - Gunakan teorema DeMorgan, (x + y) '= x'.y'.

⇒ f '= (p'q)'. (Pq ')'

Step 2 - Gunakan teorema DeMorgan, (xy) '= x' + y '

⇒ f '= {(p') '+ q'}. {P '+ (q') '}

Step3 - Gunakan postulat Boolean, (x ')' = x.

⇒ f '= {p + q'}. {P '+ q}

⇒ f '= pp' + pq + p'q '+ qq'

Step 4 - Gunakan postulat Boolean, xx '= 0.

⇒ f = 0 + pq + p'q '+ 0

⇒ f = pq + p'q '

Oleh karena itu, complement dari fungsi Boolean, p'q + pq 'adalah pq + p’q’.

Kita akan mendapatkan empat suku produk Boolean dengan menggabungkan dua variabel x dan y dengan operasi logika AND. Istilah produk Boolean ini disebut sebagaimin terms atau standard product terms. Suku minnya adalah x'y ', x'y, xy' dan xy.

Demikian pula, kita akan mendapatkan empat suku Boolean dengan menggabungkan dua variabel x dan y dengan operasi OR logis. Istilah penjumlahan Boolean ini disebut sebagaiMax terms atau standard sum terms. Suku Max adalah x + y, x + y ', x' + y dan x '+ y'.

Tabel berikut menunjukkan representasi suku min dan suku MAX untuk 2 variabel.

x	y	Istilah min	Ketentuan maks
0	0	m 0 = x'y '	M 0 = x + y
0	1	m 1 = x'y	M 1 = x + y '
1	0	m 2 = xy '	M 2 = x '+ y
1	1	m 3 = xy	M 3 = x '+ y'

Jika variabel biner adalah '0', maka variabel tersebut direpresentasikan sebagai variabel pelengkap dalam istilah min dan sebagai variabel itu sendiri dalam istilah Max. Demikian pula, jika variabel biner adalah '1', maka variabel tersebut direpresentasikan sebagai pelengkap variabel dalam istilah Max dan sebagai variabel itu sendiri dalam istilah min.

Dari tabel di atas, kita dapat dengan mudah melihat bahwa istilah min dan istilah Max saling melengkapi. Jika ada 'n' variabel Boolean, maka akan ada 2 ⁿ suku min dan 2 ⁿ suku Max.

Bentuk SoP dan PoS kanonis

Tabel kebenaran terdiri dari satu set input dan output. Jika ada variabel input 'n', maka akan ada 2 ⁿ kemungkinan kombinasi dengan nol dan satu. Jadi nilai setiap variabel keluaran tergantung dari kombinasi variabel masukan tersebut. Jadi, setiap variabel keluaran akan memiliki '1' untuk beberapa kombinasi variabel masukan dan '0' untuk beberapa kombinasi variabel masukan lainnya.

Oleh karena itu, kita dapat mengekspresikan setiap variabel keluaran dengan dua cara berikut.

• Bentuk SoP Kanonis
• Bentuk PoS kanonis

Bentuk SoP Kanonis

Bentuk SoP Kanonis berarti bentuk Jumlah Produk Kanonis. Dalam bentuk ini, setiap istilah produk mengandung semua literal. Jadi, istilah produk ini tidak lain adalah istilah min. Oleh karena itu, bentuk SoP kanonik juga disebut sebagaisum of min terms bentuk.

Pertama, identifikasi suku-suku min yang variabel keluarannya adalah satu dan kemudian lakukan logika OR suku-suku min tersebut untuk mendapatkan ekspresi Boolean (fungsi) yang sesuai dengan variabel keluaran tersebut. Fungsi Boolean ini akan berupa penjumlahan suku-suku min.

Ikuti prosedur yang sama untuk variabel keluaran lainnya juga, jika ada lebih dari satu variabel keluaran.

Contoh

Simak berikut ini truth table.

Masukan		Keluaran
p	q	r	f
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

Di sini, keluaran (f) adalah '1' untuk empat kombinasi masukan. Istilah min terkait adalah p'qr, pq'r, pqr ', pqr. Dengan melakukan logika OR dari empat suku min ini, kita akan mendapatkan fungsi Boolean dari keluaran (f).

Oleh karena itu, fungsi keluaran Boolean adalah, f = p'qr + pq'r + pqr '+ pqr. Ini adalahcanonical SoP formkeluaran, f. Kami juga dapat mewakili fungsi ini dengan mengikuti dua notasi.

$$f = m_{3}+m_{5}+m_{6}+m_{7}$$

$$f = \sum m\left ( 3,5,6,7 \right )$$

Dalam satu persamaan, kami merepresentasikan fungsi sebagai jumlah dari masing-masing suku min. Dalam persamaan lain, kami menggunakan simbol untuk penjumlahan suku-suku min tersebut.

Bentuk PoS kanonis

Bentuk PoS Kanonis berarti bentuk Produk Kanonis dari Jumlah. Dalam bentuk ini, setiap istilah penjumlahan berisi semua literal. Jadi, istilah penjumlahan ini tidak lain adalah istilah Max. Oleh karena itu, bentuk PoS kanonik juga disebut sebagaiproduct of Max terms bentuk.

Pertama, identifikasi suku-suku Max yang variabel keluarannya nol dan kemudian lakukan logika AND dari suku-suku Max tersebut untuk mendapatkan ekspresi Boolean (fungsi) yang sesuai dengan variabel keluaran tersebut. Fungsi Boolean ini akan berupa perkalian suku Max.

Ikuti prosedur yang sama untuk variabel keluaran lainnya juga, jika ada lebih dari satu variabel keluaran.

Example

Pertimbangkan tabel kebenaran yang sama dari contoh sebelumnya. Di sini, keluaran (f) adalah '0' untuk empat kombinasi masukan. Suku Max yang sesuai adalah p + q + r, p + q + r ', p + q' + r, p '+ q + r. Dengan melakukan logika AND dari keempat suku Max ini, kita akan mendapatkan fungsi Boolean dari keluaran (f).

Oleh karena itu, fungsi keluaran Boolean adalah, f = (p + q + r). (P + q + r ']. (P + q' + r). (P '+ q + r). Ini adalahcanonical PoS formkeluaran, f. Kami juga dapat mewakili fungsi ini dengan mengikuti dua notasi.

$$f=M_{0}.M_{1}.M_{2}.M_{4}$$

$$f=\prod M\left ( 0,1,2,4 \right )$$

Dalam satu persamaan, kami merepresentasikan fungsi sebagai produk dari masing-masing suku Max. Dalam persamaan lain, kami menggunakan simbol untuk perkalian suku-suku Max tersebut.

Fungsi Boolean, f = (p + q + r). (P + q + r '). (P + q' + r). (P '+ q + r) adalah rangkap dari fungsi Boolean, f = p'qr + pq'r + pqr '+ pqr.

Oleh karena itu, bentuk SoP kanonik dan PoS kanonik adalah Dualsatu sama lain. Secara fungsional, kedua bentuk ini sama. Berdasarkan kebutuhan, kita bisa menggunakan salah satu dari dua bentuk ini.

Formulir SoP dan PoS standar

Kami membahas dua bentuk kanonik yang mewakili keluaran Boolean. Demikian pula, ada dua bentuk standar yang mewakili keluaran Boolean. Ini adalah versi bentuk kanonik yang disederhanakan.

• Bentuk SoP standar
• Bentuk PoS standar

Kami akan membahas tentang gerbang Logika di bab selanjutnya. Utamaadvantagebentuk standar adalah bahwa jumlah input yang diterapkan ke gerbang logika dapat diminimalkan. Terkadang, akan ada pengurangan jumlah total gerbang logika yang dibutuhkan.

Bentuk SoP standar

Artinya bentuk SoP standar Standard Sum of Productsbentuk. Dalam bentuk ini, setiap istilah produk tidak harus mengandung semua literal. Jadi, istilah produk mungkin atau mungkin bukan istilah min. Oleh karena itu, formulir SoP Standar adalah bentuk SoP kanonik yang disederhanakan.

Kita akan mendapatkan bentuk variabel keluaran SoP Standar dalam dua langkah.

• Dapatkan bentuk variabel keluaran SoP kanonik
• Sederhanakan fungsi Boolean di atas, yang ada dalam bentuk SoP kanonik.

Ikuti prosedur yang sama untuk variabel keluaran lainnya juga, jika ada lebih dari satu variabel keluaran. Terkadang, formulir SoP kanonik tidak dapat disederhanakan. Dalam hal ini, formulir SoP kanonis dan standar sama.

Example

Ubah fungsi Boolean berikut menjadi bentuk SoP Standar.

f = p'qr + pq'r + pqr '+ pqr

Fungsi Boolean yang diberikan adalah dalam bentuk SoP kanonik. Sekarang, kita harus menyederhanakan fungsi Boolean ini untuk mendapatkan bentuk SoP standar.

Step 1 - Gunakan Boolean postulate, x + x = x. Itu berarti, operasi Logical OR dengan variabel Boolean 'n' kali akan sama dengan variabel yang sama. Jadi, kita bisa menulis pqr suku terakhir dua kali lagi.

⇒ f = p'qr + pq'r + pqr '+ pqr + pqr + pqr

Step 2 - Gunakan Distributive lawuntuk 1 ^st dan 4 ^th istilah, 2 ^nd dan 5 ^th istilah, 3 ^rd dan 6 ^th istilah.

⇒ f = qr (p '+ p) + pr (q' + q) + pq (r '+ r)

Step 3 - Gunakan Boolean postulate, x + x '= 1 untuk menyederhanakan suku-suku yang ada di setiap tanda kurung.

⇒ f = qr (1) + pr (1) + pq (1)

Step 4 - Gunakan Boolean postulate, x.1 = x untuk menyederhanakan tiga suku di atas.

⇒ f = qr + pr + pq

⇒ f = pq + qr + pr

Ini adalah fungsi Boolean yang disederhanakan. Oleh karena itu,standard SoP form sesuai dengan bentuk SoP kanonik yang diberikan f = pq + qr + pr

Bentuk PoS standar

Bentuk standar PoS artinya Standard Product of Sumsbentuk. Dalam bentuk ini, setiap istilah penjumlahan tidak harus mengandung semua literal. Jadi, persyaratan penjumlahan mungkin atau mungkin bukan persyaratan Max. Oleh karena itu, formulir PoS Standar adalah bentuk PoS kanonik yang disederhanakan.

Kita akan mendapatkan bentuk variabel keluaran PoS Standar dalam dua langkah.

• Dapatkan bentuk variabel keluaran PoS kanonik
• Sederhanakan fungsi Boolean di atas, yang ada dalam bentuk PoS kanonis.

Ikuti prosedur yang sama untuk variabel keluaran lainnya juga, jika ada lebih dari satu variabel keluaran. Terkadang, tidak mungkin untuk menyederhanakan formulir PoS kanonik. Dalam hal ini, bentuk PoS kanonik dan standar sama.

Example

Ubah fungsi Boolean berikut menjadi bentuk PoS Standar.

f = (p + q + r). (p + q + r ']. (p + q' + r). (p '+ q + r)

Fungsi Boolean yang diberikan adalah dalam bentuk PoS kanonik. Sekarang, kita harus menyederhanakan fungsi Boolean ini untuk mendapatkan bentuk PoS standar.

Step 1 - Gunakan Boolean postulate, xx = x. Artinya, operasi Logical AND dengan variabel Boolean 'n' kali akan sama dengan variabel yang sama. Jadi, kita bisa menulis suku pertama p + q + r dua kali lagi.

⇒ f = (p + q + r). (P + q + r). (P + q + r). (P + q + r '). (P + q' + r). (P '+ q + r)

Step 2 - Gunakan Distributive law,x + (yz) = (x + y). (x + z) untuk 1 ^st dan 4 ^th kurung, 2 ^nd dan 5 ^th kurung, 3 ^rd dan 6 ^th kurung.

⇒ f = (p + q + rr ']. (P + r + qq']. (Q + r + pp ')

Step 3 - Gunakan Boolean postulate, x.x '= 0 untuk menyederhanakan suku-suku yang ada di setiap tanda kurung.

⇒ f = (p + q + 0). (P + r + 0). (Q + r + 0)

Step 4 - Gunakan Boolean postulate, x + 0 = x untuk menyederhanakan suku-suku yang ada di setiap tanda kurung

⇒ f = (p + q). (P + r). (Q + r)

⇒ f = (p + q). (Q + r). (P + r)

Ini adalah fungsi Boolean yang disederhanakan. Oleh karena itu,standard PoS form sesuai dengan bentuk PoS kanonik yang diberikan f = (p + q).(q + r).(p + r). Ini adalahdual dari fungsi Boolean, f = pq + qr + pr.

Oleh karena itu, baik bentuk SoP Standar dan PoS Standar Ganda satu sama lain.

Pada bab sebelumnya, kita telah menyederhanakan fungsi Boolean menggunakan postulat dan teorema Boolean. Ini adalah proses yang memakan waktu dan kami harus menulis ulang ekspresi yang disederhanakan setelah setiap langkah.

Untuk mengatasi kesulitan ini, Karnaughmemperkenalkan metode penyederhanaan fungsi Boolean dengan cara yang mudah. Metode ini dikenal dengan metode peta Karnaugh atau metode K-map. Ini adalah metode grafis, yang terdiri dari 2 ⁿ sel untuk variabel 'n'. Sel yang berdekatan dibedakan hanya dalam posisi bit tunggal.

K-Maps untuk 2 hingga 5 Variabel

Metode K-Map paling cocok untuk meminimalkan fungsi Boolean dari 2 variabel menjadi 5 variabel. Sekarang mari kita bahas tentang K-Maps untuk 2 sampai 5 variabel satu per satu.

2 Variabel K-Map

Jumlah sel dalam 2 variabel K-map adalah empat, karena jumlah variabel adalah dua. Gambar berikut menunjukkan2 variable K-Map.

• Hanya ada satu kemungkinan untuk mengelompokkan 4 suku min yang berdekatan.

• Kombinasi yang mungkin dari pengelompokan 2 suku min yang berdekatan adalah {(m ₀ , m ₁ ), (m ₂ , m ₃ ), (m ₀ , m ₂ ) and (m ₁ , m ₃ )}.

3 Variabel K-Map

Jumlah sel dalam 3 variabel K-map adalah delapan, karena jumlah variabel adalah tiga. Gambar berikut menunjukkan3 variable K-Map.

• Hanya ada satu kemungkinan untuk mengelompokkan 8 suku min yang berdekatan.

• Kemungkinan kombinasi pengelompokan 4 suku min yang berdekatan adalah {(m ₀ , m ₁ , m ₃ , m ₂ ), (m ₄ , m ₅ , m ₇ , m ₆ ), (m ₀ , m ₁ , m ₄ , m ₅ ), (m ₁ , m ₃ , m ₅ , m ₇ ), (m ₃ , m ₂ , m ₇ , m ₆ ) and (m ₂ , m ₀ , m ₆ , m ₄ )}.

• Kemungkinan kombinasi pengelompokan 2 suku min yang berdekatan adalah {(m ₀ , m ₁ ), (m ₁ , m ₃ ), (m ₃ , m ₂ ), (m ₂ , m ₀ ), (m ₄ , m ₅ ) , (m ₅ , m ₇ ), (m ₇ , m ₆ ), (m ₆ , m ₄ ), (m ₀ , m ₄ ), (m ₁ , m ₅ ), (m ₃ , m ₇ ) and ( m ₂ , m ₆ )}.

• Jika x = 0, maka 3 variabel K-map menjadi 2 variabel K-map.

4 Variabel K-Map

Jumlah sel dalam 4 variabel K-map adalah enam belas, karena jumlah variabelnya empat. Gambar berikut menunjukkan4 variable K-Map.

• Hanya ada satu kemungkinan untuk mengelompokkan 16 suku min yang berdekatan.

• Misal R ₁ , R ₂ , R ₃ dan R _{4 masing-masing} mewakili suku-suku min dari baris pertama, baris kedua, baris ketiga dan keempat. Demikian pula, C ₁ , C ₂ , C ₃ dan C _{4 masing-masing} mewakili suku-suku min dari kolom pertama, kolom kedua, kolom ketiga dan kolom keempat. Kombinasi yang mungkin dari pengelompokan 8 suku min yang berdekatan adalah {(R ₁ , R ₂ ), (R ₂ , R ₃ ), (R ₃ , R ₄ ), (R ₄ , R ₁ ), (C ₁ , C ₂ ) , (C ₂ , C ₃ ), (C ₃ , C ₄ ), (C ₄ , C ₁ )}.

• Jika w = 0, maka 4 variabel K-map menjadi 3 variabel K-map.

5 Variabel K-Map

Jumlah sel dalam 5 variabel K-map adalah tiga puluh dua, karena jumlah variabel adalah 5. Gambar berikut menunjukkan 5 variable K-Map.

• Hanya ada satu kemungkinan untuk mengelompokkan 32 suku min yang berdekatan.

• Ada dua kemungkinan untuk mengelompokkan 16 suku min yang berdekatan. yaitu, pengelompokan suku-suku min dari m ₀ ke m ₁₅ dan m ₁₆ ke m ₃₁ .

• Jika v = 0, maka 5 variabel K-map menjadi 4 variabel K-map.

Di atas semua K-maps, kami hanya menggunakan notasi istilah min. Demikian pula, Anda dapat menggunakan notasi istilah Max secara eksklusif.

Meminimalkan Fungsi Boolean menggunakan K-Maps

Jika kita mempertimbangkan kombinasi input yang fungsi Booleannya adalah '1', maka kita akan mendapatkan fungsi Boolean, yaitu di standard sum of products bentuk setelah menyederhanakan K-map.

Demikian pula, jika kita mempertimbangkan kombinasi input yang fungsi Booleannya adalah '0', maka kita akan mendapatkan fungsi Boolean, yaitu di standard product of sums bentuk setelah menyederhanakan K-map.

Ikuti ini rules for simplifying K-maps untuk mendapatkan jumlah standar dari bentuk produk.

• Pilih masing-masing K-map berdasarkan jumlah variabel yang ada di fungsi Boolean.

• Jika fungsi Boolean diberikan sebagai penjumlahan dari bentuk suku min, letakkan salah satu di sel suku min masing-masing di K-map. Jika fungsi Boolean diberikan sebagai bentuk penjumlahan produk, maka tempatkan satu di semua kemungkinan sel K-map yang istilah produknya valid.

• Periksa kemungkinan pengelompokan jumlah maksimum yang berdekatan. Ini harus menjadi kekuatan dua. Mulai dari daya tertinggi dua dan hingga daya terkecil dua. Pangkat tertinggi sama dengan jumlah variabel yang dipertimbangkan dalam K-map dan daya terkecil adalah nol.

• Setiap pengelompokan akan menghasilkan istilah produk atau literal. Ini dikenal sebagaiprime implicant. Implikasi utama dikatakanessential prime implicant, jika setidaknya satu '1' tidak tercakup dalam pengelompokan lain tetapi hanya penutup pengelompokan tersebut.

• Catat semua implikasi utama dan implikasi utama esensial. Fungsi Boolean yang disederhanakan berisi semua implikasi utama yang penting dan hanya implan utama yang diperlukan.

Note 1 - Jika keluaran tidak ditentukan untuk beberapa kombinasi masukan, maka nilai keluaran tersebut akan diwakili dengan don’t care symbol ‘x’. Artinya, kita dapat menganggapnya sebagai '0' atau '1'.

Note 2- Jika istilah tidak peduli juga ada, maka tempatkan tidak peduli 'x' di sel masing-masing K-map. Pertimbangkan hanya 'x' yang tidak peduli yang berguna untuk mengelompokkan jumlah maksimum yang berdekatan. Dalam kasus tersebut, perlakukan nilai tidak peduli sebagai '1'.

Contoh

Biarkan kami simplify fungsi Boolean berikut, f(W, X, Y, Z)= WX’Y’ + WY + W’YZ’ menggunakan K-map.

Fungsi Boolean yang diberikan adalah dalam bentuk penjumlahan produk. Ini memiliki 4 variabel W, X, Y & Z. Jadi, kami membutuhkan4 variable K-map. Itu4 variable K-map dengan yang sesuai dengan istilah produk yang diberikan ditunjukkan pada gambar berikut.

Di sini, 1s ditempatkan di sel K-map berikut.

• Sel-sel yang sama dengan perpotongan Baris 4 dan kolom 1 & 2 berhubungan dengan istilah hasil kali, WX’Y’.

• Sel, yang sama dengan perpotongan Baris 3 & 4 dan kolom 3 & 4 sesuai dengan istilah hasil kali, WY.

• Sel, yang sama dengan perpotongan Baris 1 & 2 dan kolom 4 sesuai dengan istilah hasil kali, W’YZ’.

Tidak ada kemungkinan pengelompokan baik 16 yang berdekatan atau 8 yang berdekatan. Ada tiga kemungkinan pengelompokan 4 yang berdekatan. Setelah ketiga pengelompokan ini, tidak ada satu pun yang tersisa sebagai tidak dikelompokkan. Jadi, kita tidak perlu memeriksa pengelompokan 2 yang berdekatan. Itu4 variable K-map dengan ketiganya groupings ditunjukkan pada gambar berikut.

Di sini, kami mendapat tiga implan utama WX ', WY & YZ'. Semua implikasi utama iniessential karena alasan berikut.

• Dua orang (m₈ & m₉)Pengelompokan baris keempat tidak tercakup dalam pengelompokan lain. Hanya pengelompokan baris keempat yang mencakup kedua pengelompokan tersebut.

• Lajang (m₁₅)pengelompokan bentuk persegi tidak tercakup dalam pengelompokan lain. Hanya pengelompokan bentuk persegi yang mencakup yang satu itu.

• Dua orang (m₂ & m₆)pengelompokan kolom keempat tidak tercakup dalam pengelompokan lain. Hanya pengelompokan kolom keempat yang mencakup kedua kolom tersebut.

Oleh karena itu, simplified Boolean function adalah

f = WX’ + WY + YZ’

Ikuti ini rules for simplifying K-maps untuk mendapatkan produk standar dari bentuk penjumlahan.

• Pilih masing-masing K-map berdasarkan jumlah variabel yang ada di fungsi Boolean.

• Jika fungsi Boolean diberikan sebagai hasil kali bentuk suku Max, maka letakkan nol di masing-masing sel suku Max di K-map. Jika fungsi Boolean diberikan sebagai hasil perkalian dari bentuk penjumlahan, maka letakkan nol di semua kemungkinan sel K-map yang syarat penjumlahannya valid.

• Periksa kemungkinan pengelompokan jumlah maksimum nol yang berdekatan. Ini harus menjadi kekuatan dua. Mulai dari daya tertinggi dua dan hingga daya terkecil dua. Pangkat tertinggi sama dengan jumlah variabel yang dipertimbangkan dalam K-map dan daya terkecil adalah nol.

• Setiap pengelompokan akan menghasilkan satu istilah literal atau satu jumlah. Ini dikenal sebagaiprime implicant. Implikasi utama dikatakanessential prime implicant, jika setidaknya satu '0' tidak tercakup dalam pengelompokan lain tetapi hanya penutup pengelompokan tersebut.

• Catat semua implikasi utama dan implikasi utama esensial. Fungsi Boolean yang disederhanakan berisi semua implikasi utama yang penting dan hanya implan utama yang diperlukan.

Note- Jika istilah tidak peduli juga ada, maka tempatkan tidak peduli 'x' di sel masing-masing K-map. Pertimbangkan hanya 'x' yang tidak peduli yang berguna untuk mengelompokkan jumlah maksimum nol yang berdekatan. Dalam kasus tersebut, perlakukan nilai tidak peduli sebagai '0'.

Contoh

Biarkan kami simplify fungsi Boolean berikut, $f\left ( X,Y,Z \right )=\prod M\left ( 0,1,2,4 \right )$ menggunakan K-map.

Fungsi Boolean yang diberikan adalah hasil perkalian dari bentuk istilah Max. Ini memiliki 3 variabel X, Y & Z. Jadi, kita membutuhkan 3 variabel K-map. Suku Max yang diberikan adalah M ₀ , M ₁ , M ₂ & M ₄ . 3variable K-map dengan angka nol yang sesuai dengan suku Max yang diberikan ditunjukkan pada gambar berikut.

Tidak ada kemungkinan untuk mengelompokkan 8 angka nol yang berdekatan atau 4 angka nol yang berdekatan. Ada tiga kemungkinan untuk mengelompokkan 2 angka nol yang berdekatan. Setelah ketiga pengelompokan ini, tidak ada satu nol pun yang tersisa sebagai tidak dikelompokkan. Itu3 variable K-map dengan ketiganya groupings ditunjukkan pada gambar berikut.

Di sini, kami mendapat tiga implan utama X + Y, Y + Z & Z + X. Semua implikasi utama ini adalah essential karena satu nol di setiap pengelompokan tidak tercakup oleh pengelompokan lain kecuali dengan pengelompokan individualnya.

Oleh karena itu, simplified Boolean function adalah

f = (X + Y).(Y + Z).(Z + X)

Dengan cara ini, kita dapat dengan mudah menyederhanakan fungsi Boolean hingga 5 variabel menggunakan metode K-map. Untuk lebih dari 5 variabel, sulit untuk menyederhanakan fungsi menggunakan K-Maps. Sebab, banyaknyacells di K-map dapatkan doubled dengan memasukkan variabel baru.

Karena pemeriksaan dan pengelompokan yang berdekatan (istilah min) atau nol yang berdekatan (istilah Max) akan menjadi rumit. Kami akan membahasTabular method pada bab selanjutnya untuk mengatasi kesulitan metode K-map.

Pada bab sebelumnya, kita telah membahas metode K-map, yang merupakan metode yang nyaman untuk meminimalkan fungsi Boolean hingga 5 variabel. Namun, sulit untuk menyederhanakan fungsi Boolean yang memiliki lebih dari 5 variabel dengan menggunakan metode ini.

Metode tabel Quine-McClukey merupakan metode tabel yang didasarkan pada konsep prime implant. Kami tahu ituprime implicant adalah suku produk (atau penjumlahan), yang tidak dapat disederhanakan lagi dengan menggabungkannya dengan suku produk (atau penjumlahan) lainnya dari fungsi Boolean yang diberikan.

Metode tabel ini berguna untuk mendapatkan implikasi utama dengan berulang kali menggunakan identitas Boolean berikut.

xy + xy '= x (y + y') = x.1 = x

Prosedur Metode Tabel Quine-McCluskey

Ikuti langkah-langkah berikut untuk menyederhanakan fungsi Boolean menggunakan metode tabel Quine-McClukey.

Step 1 - Susun suku-suku min yang diberikan dalam sebuah ascending orderdan buat grup berdasarkan jumlah yang ada dalam representasi biner mereka. Jadi, akan adaat most ‘n+1’ groups jika ada 'n' variabel Boolean dalam fungsi Boolean atau bit 'n' dalam ekuivalen biner dari istilah min.

Step 2 - Bandingkan istilah min yang ada di successive groups. Jika hanya ada perubahan dalam posisi satu bit, maka ambil pasangan dari dua suku min tersebut. Letakkan simbol '_' ini pada posisi bit yang berbeda dan pertahankan bit yang tersisa sebagaimana adanya.

Step 3 - Ulangi langkah2 dengan istilah yang baru dibentuk sampai kita mendapatkan semua prime implicants.

Step 4 - Merumuskan prime implicant table. Ini terdiri dari kumpulan baris dan kolom. Implikasi utama dapat ditempatkan dalam baris bijaksana dan istilah min dapat ditempatkan dalam kolom bijaksana. Tempatkan '1' di sel yang sesuai dengan istilah min yang tercakup dalam setiap implik utama.

Step 5- Temukan implan utama yang penting dengan mengamati setiap kolom. Jika suku min hanya dicakup oleh satu implikasi utama, maka suku tersebut adalahessential prime implicant. Implikasi utama esensial tersebut akan menjadi bagian dari fungsi Boolean yang disederhanakan.

Step 6- Kurangi tabel prime implant dengan menghilangkan baris dari setiap prime implant penting dan kolom-kolom yang sesuai dengan istilah min yang tercakup dalam prime implant esensial tersebut. Ulangi langkah 5 untuk tabel Implikasi utama yang dikurangi. Hentikan proses ini ketika semua syarat minimum dari fungsi Boolean yang diberikan sudah berakhir.

Contoh

Biarkan kami simplify fungsi Boolean berikut, $f\left ( W,X,Y,Z \right )=\sum m\left ( 2,6,8,9,10,11,14,15 \right )$ menggunakan metode tabel Quine-McClukey.

Fungsi Boolean yang diberikan ada di sum of min termsbentuk. Ia memiliki 4 variabel W, X, Y & Z. Suku-suku min yang diberikan adalah 2, 6, 8, 9, 10, 11, 14 dan 15. Urutan menaik suku-suku min ini berdasarkan jumlah suku yang ada dalam suku-suku tersebut. ekuivalen biner adalah 2, 8, 6, 9, 10, 11, 14 dan 15. Tabel berikut menunjukkan inimin terms and their equivalent binary representasi.

GA3

Nama grup	Istilah min	W	X	Y	Z
GA1	2	0	0	1	0
	8	1	0	0	0
GA2	6	0	1	1	0
	9	1	0	0	1
	10	1	0	1	0
11	1	0	1	1
14	1	1	1	0
GA4	15	1	1	1	1

Suku-suku min yang diberikan disusun menjadi 4 kelompok berdasarkan jumlah suku yang ada dalam persamaan binernya. Tabel berikut menunjukkan kemungkinanmerging of min terms dari kelompok yang berdekatan.

GB3

Nama grup	Istilah min	W	X	Y	Z
GB1	2,6	0	-	1	0
	2,10	-	0	1	0
	8,9	1	0	0	-
	8,10	1	0	-	0
GB2	6,14	-	1	1	0
	9,11	1	0	-	1
	10,11	1	0	1	-
	10,14	1	-	1	0
11,15	1	-	1	1
14,15	1	1	1	-

Istilah min, yang hanya dibedakan dalam posisi satu-bit dari grup yang berdekatan akan digabungkan. Bit yang berbeda itu diwakili dengan simbol ini, '-'. Dalam kasus ini, ada tiga kelompok dan setiap kelompok berisi kombinasi dua suku min. Tabel berikut menunjukkan kemungkinanmerging of min term pairs dari kelompok yang berdekatan.

Nama grup	Istilah min	W	X	Y	Z
GB1	2,6,10,14	-	-	1	0
	2,10,6,14	-	-	1	0
	8,9,10,11	1	0	-	-
	8,10,9,11	1	0	-	-
GB2	10,11,14,15	1	-	1	-
	10,14,11,15	1	-	1	-

Grup pasangan jangka waktu min yang berurutan, yang dibedakan hanya dalam posisi satu bit akan digabungkan. Bit yang berbeda itu diwakili dengan simbol ini, '-'. Dalam kasus ini, ada dua kelompok dan setiap kelompok berisi kombinasi empat suku min. Di sini, kombinasi istilah 4 menit ini tersedia dalam dua baris. Jadi, kami dapat menghapus baris yang berulang. Tabel yang dikurangi setelah menghapus baris yang berlebihan ditampilkan di bawah ini.

Nama grup	Istilah min	W	X	Y	Z
GC1	2,6,10,14	-	-	1	0
	8,9,10,11	1	0	-	-
GC2	10,11,14,15	1	-	1	-

Penggabungan lebih lanjut dari kombinasi suku min dari grup yang berdekatan tidak dimungkinkan, karena mereka berbeda dalam lebih dari satu posisi bit. Ada tiga baris pada tabel di atas. Jadi, setiap baris akan memberikan satu implikasi utama. Oleh karena itu,prime implicants adalah YZ ', WX' & WY.

Itu prime implicant table ditampilkan di bawah.

Istilah min / Implan Utama	2	6	8	9	10	11	14	15
YZ’	1	1			1		1
WX’			1	1	1	1
WY					1	1	1	1

Implikasi utama ditempatkan dalam baris bijaksana dan istilah min ditempatkan dalam kolom bijaksana. 1s ditempatkan di sel umum baris implikasi utama dan kolom istilah min yang sesuai.

Min suku 2 dan 6 hanya dicakup oleh satu prime implant YZ’. Jadi, ini adalahessential prime implicant. Ini akan menjadi bagian dari fungsi Boolean yang disederhanakan. Sekarang, hapus baris implikasi utama ini dan kolom istilah min yang sesuai. Tabel implikasi utama tereduksi ditampilkan di bawah ini.

Istilah min / Implan Utama	8	9	11	15
WX’	1	1	1
WY			1	1

Suku min 8 dan 9 hanya dicakup oleh satu implikasi utama WX’. Jadi, ini adalahessential prime implicant. Ini akan menjadi bagian dari fungsi Boolean yang disederhanakan. Sekarang, hapus baris implikasi utama ini dan kolom istilah min yang sesuai. Tabel implikasi utama tereduksi ditampilkan di bawah ini.

Istilah min / Implan Utama	15
WY	1

Min term 15 hanya dicakup oleh satu prime implant WY. Jadi, ini adalahessential prime implicant. Ini akan menjadi bagian dari fungsi Boolean yang disederhanakan.

Dalam contoh soal ini, kami mendapat tiga implikasi utama dan ketiganya penting. Oleh karena itu,simplified Boolean function adalah

f(W,X,Y,Z) = YZ’ + WX’ + WY.

Sirkuit elektronik digital beroperasi dengan voltase two logic levelsyaitu Logika Rendah dan Logika Tinggi. Kisaran tegangan yang sesuai dengan Logika Rendah diwakili dengan '0'. Demikian pula, kisaran tegangan yang sesuai dengan Logika Tinggi diwakili dengan '1'.

Sirkuit elektronik digital dasar yang memiliki satu atau lebih input dan output tunggal dikenal sebagai Logic gate. Karenanya, gerbang Logika adalah blok bangunan dari sistem digital apa pun. Kita dapat mengklasifikasikan gerbang Logika ini ke dalam tiga kategori berikut.

• Gerbang dasar
• Gerbang universal
• Gerbang khusus

Sekarang, mari kita bahas tentang gerbang Logika yang berada di bawah setiap kategori satu per satu.

Gerbang Dasar

Pada bab-bab sebelumnya, kita telah mempelajari bahwa fungsi Boolean dapat direpresentasikan baik dalam bentuk penjumlahan produk atau dalam bentuk produk penjumlahan berdasarkan kebutuhan. Jadi, kita bisa mengimplementasikan fungsi Boolean ini dengan menggunakan gerbang dasar. Gerbang dasarnya adalah gerbang AND, OR & NOT.

Gerbang AND

Gerbang AND adalah rangkaian digital yang memiliki dua atau lebih masukan dan menghasilkan keluaran, yaitu logical ANDdari semua masukan tersebut. Merupakan opsional untuk mewakiliLogical AND dengan simbol '.'.

Tabel berikut menunjukkan truth table dari gerbang AND 2-masukan.

SEBUAH	B	Y = AB
0	0	0
0	1	0
1	0	0
1	1	1

Di sini A, B adalah masukan dan Y adalah keluaran dari dua masukan gerbang AND. Jika kedua masukan adalah '1', maka hanya keluarannya, Y adalah '1'. Untuk kombinasi input yang tersisa, outputnya, Y adalah '0'.

Gambar berikut menunjukkan symbol dari gerbang AND, yang memiliki dua input A, B dan satu output, Y.

Gerbang AND ini menghasilkan keluaran (Y), yaitu logical ANDdari dua input A, B. Demikian pula, jika ada input 'n', maka gerbang AND menghasilkan output, yang merupakan logika AND dari semua input tersebut. Artinya, output dari gerbang AND akan menjadi '1', ketika semua input adalah '1'.

Gerbang OR

Gerbang OR adalah rangkaian digital yang memiliki dua atau lebih input dan menghasilkan output, yang merupakan OR logis dari semua input tersebut. Inilogical OR diwakili dengan simbol '+'.

Tabel berikut menunjukkan truth table dari gerbang OR 2-masukan.

SEBUAH	B	Y = A + B
0	0	0
0	1	1
1	0	1
1	1	1

Di sini A, B adalah input dan Y adalah output dari dua gerbang masukan OR. Jika kedua masukan adalah '0', maka hanya keluarannya, Y adalah '0'. Untuk kombinasi input yang tersisa, outputnya, Y adalah '1'.

Gambar berikut menunjukkan symbol dari gerbang OR, yang memiliki dua input A, B dan satu output, Y.

Gerbang OR ini menghasilkan keluaran (Y), yaitu logical ORdari dua input A, B. Demikian pula, jika ada input 'n', maka gerbang OR menghasilkan output, yang merupakan logika OR dari semua input tersebut. Artinya, output dari gerbang OR akan menjadi '1', jika setidaknya salah satu dari input tersebut adalah '1'.

Gerbang NOT

Gerbang NOT adalah rangkaian digital yang memiliki input tunggal dan output tunggal. Output dari gerbang NOT adalahlogical inversiondari masukan. Oleh karena itu, gerbang NOT juga disebut sebagai inverter.

Tabel berikut menunjukkan truth table dari gerbang NOT.

SEBUAH	Y = A '
0	1
1	0

Di sini A dan Y masing-masing adalah input dan output dari gerbang NOT. Jika input, A adalah '0', maka output, Y adalah '1'. Demikian pula jika input, A adalah '1', maka outputnya, Y adalah '0'.

Gambar berikut menunjukkan symbol dari gerbang NOT, yang memiliki satu input, A dan satu output, Y.

Gerbang NOT ini menghasilkan keluaran (Y), yaitu complement dari masukan, A.

Gerbang universal

Gerbang NAND & NOR disebut sebagai universal gates. Karena kita dapat mengimplementasikan fungsi Boolean apa pun, yang berupa jumlah produk hanya dengan menggunakan gerbang NAND. Demikian pula, kita dapat mengimplementasikan fungsi Boolean apa pun, yang berupa hasil perkalian dengan menggunakan gerbang NOR saja.

Gerbang NAND

Gerbang NAND merupakan rangkaian digital yang memiliki dua masukan atau lebih dan menghasilkan satu keluaran, yaitu inversion of logical AND dari semua masukan tersebut.

Tabel berikut menunjukkan truth table dari gerbang NAND 2-masukan.

SEBUAH	B	Y = (AB) '
0	0	1
0	1	1
1	0	1
1	1	0

Di sini A, B adalah input dan Y adalah output dari dua gerbang NAND masukan. Jika kedua input bernilai '1', maka output Y adalah '0'. Jika setidaknya satu dari masukan adalah nol, maka keluaran, Y adalah '1'. Ini hanya kebalikan dari dua input operasi gerbang AND.

Gambar berikut menunjukkan symbol gerbang NAND, yang memiliki dua input A, B dan satu output, Y.

Operasi gerbang NAND sama dengan gerbang AND diikuti oleh inverter. Karena itulah simbol gerbang NAND direpresentasikan seperti itu.

Gerbang NOR

Gerbang NOR merupakan rangkaian digital yang memiliki dua masukan atau lebih dan menghasilkan satu keluaran, yaitu inversion of logical OR dari semua masukan tersebut.

Tabel berikut menunjukkan truth table dari gerbang NOR 2-masukan

SEBUAH	B	Y = (A + B) '
0	0	1
0	1	0
1	0	0
1	1	0

Di sini A, B adalah input dan Y adalah output. Jika kedua masukan bernilai '0', maka keluarannya, Y adalah '1'. Jika setidaknya satu dari masukan adalah '1', maka keluaran, Y adalah '0'. Ini hanya kebalikan dari dua input operasi gerbang OR.

Gambar berikut menunjukkan symbol gerbang NOR, yang memiliki dua input A, B dan satu output, Y.

Operasi gerbang NOR sama dengan gerbang OR diikuti oleh inverter. Karena itulah simbol gerbang NOR direpresentasikan seperti itu.

Gerbang Khusus

Gerbang Ex-OR & Ex-NOR disebut sebagai gerbang khusus. Sebab, kedua gerbang ini adalah kasus khusus gerbang OR & NOR.

Gerbang Ex-OR

Bentuk lengkap dari gerbang Ex-OR adalah Exclusive-ORgerbang. Fungsinya sama dengan gerbang OR kecuali untuk beberapa kasus, ketika input memiliki jumlah genap.

Tabel berikut menunjukkan truth table dari gerbang Ex-OR 2-masukan.

SEBUAH	B	Y = A⊕B
0	0	0
0	1	1
1	0	1
1	1	0

Di sini A, B adalah input dan Y adalah output dari dua input gerbang Ex-OR. Tabel kebenaran gerbang Ex-OR sama dengan tabel kebenaran gerbang OR untuk tiga baris pertama. Modifikasi hanya ada di baris keempat. Artinya, keluaran (Y) adalah nol, bukan satu, jika kedua masukan adalah satu, karena masukan memiliki bilangan genap.

Oleh karena itu, output dari gerbang Ex-OR adalah '1', ketika hanya satu dari dua input yang adalah '1'. Dan nilainya nol, jika kedua masukan sama.

Gambar di bawah ini menunjukkan symbol dari gerbang Ex-OR, yang memiliki dua input A, B dan satu output, Y.

Operasi gerbang Ex-OR mirip dengan gerbang OR, kecuali untuk beberapa kombinasi input. Itu sebabnya simbol gerbang Ex-OR direpresentasikan seperti itu. Output dari gerbang Ex-OR adalah '1', ketika jumlah ganjil yang ada di input. Oleh karena itu, keluaran dari gerbang Ex-OR juga disebut sebagaiodd function.

Gerbang bekas NOR

Bentuk lengkap dari gerbang Ex-NOR adalah Exclusive-NORgerbang. Fungsinya sama dengan gerbang NOR kecuali untuk beberapa kasus, ketika input memiliki jumlah genap.

Tabel berikut menunjukkan truth table dari gerbang Ex-NOR 2-masukan.

SEBUAH	B	Y = A⊙B
0	0	1
0	1	0
1	0	0
1	1	1

Di sini A, B adalah input dan Y adalah output. Tabel kebenaran gerbang Ex-NOR sama dengan tabel kebenaran gerbang NOR untuk tiga baris pertama. Modifikasi hanya ada di baris keempat. Artinya, outputnya adalah satu, bukan nol, jika kedua inputnya adalah satu.

Oleh karena itu, keluaran gerbang Ex-NOR adalah '1', jika kedua masukan sama. Dan nilainya nol, jika kedua inputnya berbeda.

Gambar berikut menunjukkan symbol gerbang Ex-NOR, yang memiliki dua input A, B dan satu output, Y.

Operasi gerbang Ex-NOR mirip dengan gerbang NOR, kecuali untuk beberapa kombinasi input. Karena itulah simbol gerbang Ex-NOR direpresentasikan seperti itu. Output dari gerbang Ex-NOR adalah '1', ketika jumlah genap yang ada di input. Oleh karena itu, keluaran dari gerbang Ex-NOR juga disebut sebagaieven function.

Dari tabel kebenaran gerbang logika Ex-OR & Ex-NOR di atas, kita dapat dengan mudah melihat bahwa operasi Ex-NOR hanyalah inversi logis dari operasi Ex-OR.

Jumlah maksimum level yang ada antara input dan output adalah dua in two level logic. Itu berarti, terlepas dari jumlah total gerbang logika, jumlah maksimum gerbang logika yang ada (bertingkat) antara input dan output apa pun adalah dua dalam dua level logika. Di sini, keluaran dari gerbang Logika tingkat pertama dihubungkan sebagai masukan dari gerbang Logika tingkat kedua.

Pertimbangkan empat gerbang Logika AND, OR, NAND & NOR. Karena, ada 4 gerbang Logika, kita akan mendapatkan 16 kemungkinan cara mewujudkan logika dua tingkat. Yaitu AND-AND, AND-OR, ANDNAND, AND-NOR, OR-AND, OR-OR, OR-NAND, OR-NOR, NAND-AND, NAND-OR, NANDNAND, NAND-NOR, NOR-AND, NOR-ATAU, NOR-NAND, NOR-NOR.

Realisasi logika dua tingkat ini dapat diklasifikasikan ke dalam dua kategori berikut.

• Bentuk degeneratif
• Bentuk non-degeneratif

Bentuk Degeneratif

Jika keluaran dari realisasi logika dua level dapat diperoleh dengan menggunakan gerbang Logika tunggal, maka disebut sebagai degenerative form. Jelas, jumlah input gerbang Logika tunggal meningkat. Karena ini, kipas di gerbang Logika meningkat. Ini adalah keuntungan dari bentuk degeneratif.

Hanya 6 combinationsdari dua tingkat kesadaran logika dari 16 kombinasi berada di bawah bentuk degeneratif. Yaitu AND-AND, AND-NAND, OR-OR, OR-NOR, NAND-NOR, NORNAND.

Pada bagian ini, mari kita bahas beberapa realisasi. Asumsikan, A, B, C & D adalah input dan Y adalah output di setiap realisasi logika.

DAN-DAN Logika

Dalam realisasi logika ini, gerbang AND ada di kedua level. Gambar di bawah ini menunjukkan contoh untukAND-AND logic realisasi.

Kami akan mendapatkan output dari gerbang logika tingkat pertama sebagai $Y_{1}=AB$ dan $Y_{2}=CD$

Keluaran ini, $Y_{1}$ dan $Y_{2}$diterapkan sebagai input gerbang AND yang ada di tingkat kedua. Jadi, output dari gerbang AND ini adalah

$$Y=Y_{1}Y_{2}$$

Pengganti $Y_{1}$ dan $Y_{2}$ nilai dalam persamaan di atas.

$$Y=\left ( AB \right )\left ( CD \right )$$

$\Rightarrow Y=ABCD$

Oleh karena itu, keluaran dari realisasi logika AND-AND ini adalah ABCD. Fungsi Boolean ini dapat diimplementasikan dengan menggunakan gerbang AND 4 masukan. Oleh karena itu, memang demikiandegenerative form.

AND-NAND Logic

Dalam realisasi logika ini, gerbang AND hadir di level pertama dan gerbang NAND hadir di level kedua. Gambar berikut menunjukkan contoh untukAND-NAND logic realisasi.

Sebelumnya, kami mendapat keluaran dari gerbang logika tingkat pertama sebagai $Y_{1} = AB$ dan $Y_{2} = CD$

Keluaran ini,$Y_{1}$ dan $Y_{2}$diterapkan sebagai input gerbang NAND yang ada di tingkat kedua. Jadi, keluaran dari gerbang NAND ini adalah

$$Y={\left ( Y_{1}Y_{2} \right )}'$$

Pengganti $Y_{1}$ dan $Y_{2}$ nilai dalam persamaan di atas.

$$Y={\left ( \left ( AB \right ) \left ( CD \right )\right )}'$$

$\Rightarrow Y={\left ( ABCD \right )}'$

Oleh karena itu, keluaran dari realisasi logika AND-NAND ini adalah ${\left ( ABCD \right )}'$. Fungsi Boolean ini dapat diimplementasikan dengan menggunakan gerbang NAND 4 input. Oleh karena itu, memang demikiandegenerative form.

ATAU-ATAU Logika

Dalam realisasi logika ini, gerbang OR hadir di kedua level. Gambar berikut menunjukkan contoh untukOR-OR logic realisasi.

Kami akan mendapatkan output dari gerbang logika tingkat pertama sebagai $Y_{1}=A+B$ dan $Y_{2}=C+D$.

Keluaran ini, $Y_{1}$ dan $Y_{2}$diterapkan sebagai input gerbang OR yang ada di tingkat kedua. Jadi, keluaran dari gerbang OR ini adalah

$$Y=Y_{1}+Y_{2}$$

Pengganti $Y_{1}$ dan $Y_{2}$ nilai dalam persamaan di atas.

$$Y=\left ( A+B \right )+\left ( C+D \right )$$

$\Rightarrow Y=A+B+C+D$

Oleh karena itu, keluaran dari realisasi logika OR-OR ini adalah A+B+C+D. Fungsi Boolean ini dapat diimplementasikan dengan menggunakan gerbang 4 input OR. Oleh karena itu, memang demikiandegenerative form.

Demikian pula, Anda dapat memverifikasi apakah realisasi yang tersisa termasuk dalam kategori ini atau tidak.

Bentuk Non-degeneratif

Jika keluaran dari realisasi logika dua level tidak dapat diperoleh dengan menggunakan gerbang logika tunggal, maka disebut sebagai non-degenerative form.

Yang tersisa 10 combinationsdari dua tingkat realisasi logika berada di bawah bentuk non-degeneratif. Yaitu AND-OR, AND-NOR, OR-AND, OR-NAND, NAND-AND, NANDOR, NAND-NAND, NOR-AND, NOR-OR, NOR-NOR.

Sekarang, mari kita bahas beberapa realisasinya. Asumsikan, A, B, C & D adalah input dan Y adalah output di setiap realisasi logika.

DAN-ATAU Logika

Dalam realisasi logika ini, gerbang AND ada di level pertama dan gerbang OR ada di level kedua. Gambar di bawah ini menunjukkan contoh untukAND-OR logic realisasi.

Sebelumnya, kami mendapat keluaran dari gerbang logika tingkat pertama sebagai $Y_{1} = AB$ dan $Y_{2} = CD$.

Output ini, Y1 dan Y2 diterapkan sebagai input gerbang OR yang ada di level kedua. Jadi, keluaran dari gerbang OR ini adalah

$$Y=Y_{1}+Y_{2}$$

Pengganti $Y_{1}$ dan $Y_{2}$ nilai dalam persamaan di atas

$$Y=AB+CD$$

Oleh karena itu, keluaran dari realisasi logika AND-OR ini adalah AB+CD. Fungsi Boolean ini ada diSum of Productsbentuk. Karena, kita tidak dapat mengimplementasikannya dengan menggunakan gerbang logika tunggal, realisasi logika AND-OR ini adalah anon-degenerative form.

DAN-NOR Logika

Dalam realisasi logika ini, gerbang AND hadir di level pertama dan gerbang NOR hadir di level kedua. Gambar berikut menunjukkan contoh untukAND-NOR logic realisasi.

Kita tahu keluaran dari gerbang logika tingkat pertama sebagai $Y_{1} = AB$ dan $Y_{2} = CD$

Output ini, Y1 dan Y2 diterapkan sebagai input gerbang NOR yang ada di level kedua. Jadi, keluaran dari gerbang NOR ini adalah

$$Y={\left ( Y_{1}+Y_{2} \right )}'$$

Pengganti $Y_{1}$ dan $Y_{2}$ nilai dalam persamaan di atas.

$$Y={\left ( AB+CD \right )}'$$

Oleh karena itu, keluaran dari realisasi logika AND-NOR ini adalah ${\left ( AB+CD \right )}'$. Fungsi Boolean ini ada diAND-OR-Invertbentuk. Karena, kita tidak dapat mengimplementasikannya dengan menggunakan gerbang logika tunggal, realisasi logika AND-NOR ini adalah anon-degenerative form

ATAU-DAN Logika

Dalam realisasi logika ini, gerbang OR hadir di level pertama & gerbang AND hadir di level kedua. Gambar berikut menunjukkan contoh untukOR-AND logic realisasi.

Sebelumnya, kami mendapat keluaran dari gerbang logika tingkat pertama sebagai $Y_{1}=A+B$ dan $Y_{2}=C+D$.

Keluaran ini, $Y_{1}$ dan $Y_{2}$diterapkan sebagai input gerbang AND yang ada di tingkat kedua. Jadi, output dari gerbang AND ini adalah

$$Y=Y_{1}Y_{2}$$

Pengganti $Y_{1}$ dan $Y_{2}$ nilai dalam persamaan di atas.

$$Y = \left ( A+B \right )\left ( C+D \right )$$

Oleh karena itu, keluaran dari realisasi logika OR-AND ini adalah (A + B) (C + D). Fungsi Boolean ini ada diProduct of Sumsbentuk. Karena, kita tidak dapat mengimplementasikannya dengan menggunakan gerbang logika tunggal, realisasi logika OR-AND ini adalah anon-degenerative form.

Demikian pula, Anda dapat memverifikasi apakah realisasi yang tersisa termasuk dalam kategori ini atau tidak.

Combinational circuitsterdiri dari gerbang Logika. Sirkuit ini beroperasi dengan nilai biner. Output dari rangkaian kombinasional tergantung pada kombinasi input yang ada. Gambar berikut menunjukkanblock diagram dari sirkuit kombinasional.

Rangkaian kombinasional ini memiliki variabel masukan 'n' dan keluaran 'm'. Setiap kombinasi variabel masukan akan mempengaruhi keluaran.

Prosedur desain sirkuit kombinasional

• Temukan jumlah variabel input dan output yang diperlukan dari spesifikasi yang diberikan.

• Merumuskan Truth table. Jika ada variabel input 'n', maka akan ada 2n kemungkinan kombinasi. Untuk setiap kombinasi masukan, temukan nilai keluaran.

• Temukan Boolean expressionsuntuk setiap keluaran. Jika perlu, sederhanakan ekspresi tersebut.

• Implementasikan ekspresi Boolean di atas sesuai dengan setiap keluaran dengan menggunakan Logic gates.

Pengonversi Kode

Kami telah membahas berbagai kode dalam bab bernama kode. Pengonversi, yang mengubah satu kode ke kode lain disebut sebagaicode converters. Pengonversi kode ini pada dasarnya terdiri dari gerbang Logika.

Contoh

Kode biner ke pengonversi kode Gray

Mari kita menerapkan konverter, yang mengubah kode biner 4-bit WXYZ menjadi kode abu-abu yang setara ABCD.

Tabel berikut menunjukkan Truth table dari kode biner 4-bit ke konverter kode Gray.

Kode biner WXYZ	Kode abu-abu WXYZ ABCD
0000	0000
0001	0001
0010	0011
0011	0010
01.00	0110
0101	0111
0110	0101
0111	01.00
1000	1100
1001	1101
1010	1111
1011	1110
1100	1010
1101	1011
1110	1001
1111	1000

Dari tabel Truth, kita bisa menulis Boolean functions untuk setiap bit keluaran kode Gray seperti di bawah ini.

$$A=\sum m\left (8,9,10,11,12,13,14,15 \right )$$

$$B=\sum m\left (4,5,6,7,8,9,10,11 \right )$$

$$C=\sum m\left (2,3,4,5,10,11,12,13 \right )$$

$$D=\sum m\left (1,2,5,6,9,10,13,14 \right )$$

Mari kita sederhanakan fungsi di atas menggunakan 4 variabel K-Maps.

Gambar berikut menunjukkan 4 variable K-Map untuk menyederhanakan Boolean function, A.

Dengan mengelompokkan 8 yang berdekatan, kami mendapatkan $A=W$.

Gambar berikut menunjukkan 4 variable K-Map untuk menyederhanakan Boolean function, B.

Ada dua kelompok dari 4 yang berdekatan. Setelah pengelompokan, kita akan mendapatkan B as

$$B={W}'X+W{X}'=W\oplus X $$

Demikian pula, kita akan mendapatkan fungsi Boolean berikut untuk C & D setelah menyederhanakannya.

$$C={X}'Y+X{Y}'=X \oplus Y$$

$$D={Y}'Z+Y{Z}'=Y \oplus Z$$

Gambar berikut menunjukkan circuit diagram dari kode biner 4-bit ke konverter kode Gray.

Karena output hanya bergantung pada input yang ada, konverter kode Biner 4-bit ke kode abu-abu ini adalah rangkaian kombinasional. Demikian pula, Anda dapat menerapkan pengonversi kode lainnya.

Generator Bit Paritas

Ada dua jenis generator bit paritas berdasarkan jenis bit paritas yang dihasilkan. Even parity generatormenghasilkan bit paritas yang rata. Demikian pula,odd parity generator menghasilkan bit paritas ganjil.

Bahkan Parity Generator

Sekarang, mari kita implementasikan generator paritas genap untuk input biner 3-bit, WXY. Ini menghasilkan bit paritas genap, P. Jika ada bilangan ganjil yang ada dalam input, maka bit paritas genap, P harus '1' sehingga kata yang dihasilkan berisi bilangan genap dari satu. Untuk kombinasi input lainnya, bit paritas genap, P harus '0'. Tabel berikut menunjukkanTruth table generator paritas genap.

Input Biner WXY	Bahkan Paritas sedikit P
000	0
001	1
010	1
011	0
100	1
101	0
110	0
111	1

Dari tabel Kebenaran di atas, kita dapat menulis Boolean function bahkan untuk paritas bit sebagai

$$P={W}'{X}'Y+{W}'X{Y}'+W{X}'{Y}'+WXY$$

$\Rightarrow P={W}'\left ( {X}'Y+X{Y}' \right )+W\left ({X}'{Y}'+XY \right )$

$\Rightarrow P={W}'\left ( X \oplus Y \right )+W{\left (X \oplus Y \right )}'=W \oplus X \oplus Y$

Gambar berikut menunjukkan circuit diagram generator paritas genap.

Sirkuit ini terdiri dari dua Exclusive-OR gatesmemiliki dua masukan masing-masing. Gerbang ExclusiveOR pertama memiliki dua masukan W & X dan menghasilkan keluaran W ⊕ X. Keluaran ini diberikan sebagai salah satu masukan dari gerbang Exclusive-OR kedua. Input lain dari gerbang Exclusive-OR kedua ini adalah Y dan menghasilkan output W ⊕ X ⊕ Y.

Generator Paritas Ganjil

Jika bilangan genap yang ada di input, maka bit paritas ganjil, P harus '1' sehingga kata yang dihasilkan mengandung bilangan ganjil dari satu. Untuk kombinasi masukan lainnya, bit paritas ganjil, P harus '0'.

Ikuti prosedur yang sama dari generator paritas genap untuk mengimplementasikan generator paritas ganjil. Itucircuit diagram generator paritas ganjil ditunjukkan pada gambar berikut.

Diagram rangkaian di atas terdiri dari gerbang Ex-OR di level pertama dan gerbang Ex-NOR di level kedua. Karena paritas ganjil berlawanan dengan paritas genap, kita dapat menempatkan inverter pada keluaran generator paritas genap. Dalam hal ini, level pertama dan kedua berisi gerbang ExOR di setiap level dan level ketiga terdiri dari inverter.

Pemeriksa Paritas

Ada dua jenis pemeriksa paritas berdasarkan jenis paritas yang harus diperiksa. Even parity checkermemeriksa kesalahan dalam data yang dikirim, yang berisi bit pesan bersama dengan paritas genap. Demikian pula,odd parity checker memeriksa kesalahan dalam data yang dikirim, yang berisi bit pesan bersama dengan paritas ganjil.

Pemeriksa paritas genap

Sekarang, mari kita menerapkan rangkaian pemeriksa paritas genap. Asumsikan input biner 3-bit, WXY ditransmisikan bersama dengan bit paritas genap, P. Jadi, kata yang dihasilkan (data) berisi 4 bit, yang akan diterima sebagai input pemeriksa paritas genap.

Ini menghasilkan file even parity check bit, E. Bit ini akan menjadi nol, jika data yang diterima mengandung bilangan genap. Artinya, tidak ada kesalahan dalam data yang diterima. Bit pemeriksa paritas genap ini akan menjadi satu, jika data yang diterima mengandung jumlah yang ganjil. Artinya, ada kesalahan pada data yang diterima.

Tabel berikut menunjukkan Truth table pemeriksa keseimbangan genap.

4-bit Diterima Data WXYP	Even Parity Check bit E
0000	0
0001	1
0010	1
0011	0
01.00	1
0101	0
0110	0
0111	1
1000	1
1001	0
1010	0
1011	1
1100	0
1101	1
1110	1
1111	0

Dari tabel Truth di atas, kita dapat mengamati bahwa nilai bit pemeriksa paritas genap adalah '1', ketika jumlah ganjil yang ada dalam data yang diterima. Itu berarti fungsi Boolean dari bit pemeriksa paritas genap adalahodd function. Fungsi Exclusive-OR memenuhi kondisi ini. Karenanya, kita bisa langsung menulis fileBoolean function bahkan paritas cek bit sebagai

$$E=W \oplus X \oplus Y \oplus P$$

Gambar berikut menunjukkan circuit diagram pemeriksa paritas genap.

Sirkuit ini terdiri dari tiga Exclusive-OR gatesmemiliki dua masukan masing-masing. Gerbang tingkat pertama menghasilkan keluaran$W \oplus X$ & $Y \oplus P$. Gerbang Exclusive-OR, yang berada di tingkat kedua menghasilkan keluaran sebesar$W \oplus X \oplus Y \oplus P$

Pemeriksa Paritas Ganjil

Asumsikan input biner 3-bit, WXY ditransmisikan bersama dengan bit paritas ganjil, P. Jadi, kata resultan (data) berisi 4 bit, yang akan diterima sebagai input pemeriksa paritas ganjil.

Ini menghasilkan file odd parity check bit, E. Bit ini akan menjadi nol, jika data yang diterima mengandung jumlah yang ganjil. Artinya, tidak ada kesalahan dalam data yang diterima. Bit pemeriksaan paritas ganjil ini akan menjadi satu, jika data yang diterima berisi angka genap. Artinya, ada kesalahan pada data yang diterima.

Ikuti prosedur yang sama dari pemeriksa paritas genap untuk menerapkan pemeriksa paritas ganjil. Itucircuit diagram pemeriksa paritas ganjil ditunjukkan pada gambar berikut.

Diagram rangkaian di atas terdiri dari gerbang Ex-OR di level pertama dan gerbang Ex-NOR di level kedua. Karena paritas ganjil berlawanan dengan paritas genap, kita dapat menempatkan inverter pada keluaran pemeriksa paritas genap. Dalam hal ini, level pertama, kedua dan ketiga berisi dua gerbang Ex-OR, satu gerbang Ex-OR dan satu inverter.

Binary Adder

Operasi aritmatika yang paling dasar adalah penjumlahan. Sirkuit, yang melakukan penambahan dua bilangan biner dikenal sebagaiBinary adder. Pertama, mari kita terapkan adder, yang melakukan penambahan dua bit.

Half Adder

Half adder adalah rangkaian kombinasional yang melakukan penjumlahan dua bilangan biner A dan B single bit. Ini menghasilkan dua jumlah keluaran, S & carry, C.

Itu Truth table dari Half adder ditampilkan di bawah.

Masukan		Keluaran
SEBUAH	B	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Saat kita melakukan penjumlahan dua bit, jumlah resultan dapat memiliki nilai mulai dari 0 hingga 2 dalam desimal. Kita dapat merepresentasikan angka desimal 0 dan 1 dengan bit tunggal dalam biner. Tapi, kita tidak bisa merepresentasikan angka desimal 2 dengan bit tunggal dalam biner. Jadi, kami membutuhkan dua bit untuk merepresentasikannya dalam biner.

Misalkan, jumlah, S adalah bit signifikan terkecil dan carry, C adalah bit paling signifikan dari jumlah resultan. Untuk tiga kombinasi input pertama, bawa, C adalah nol dan nilai S akan menjadi nol atau satu berdasarkannumber of oneshadir di masukan. Tetapi, untuk kombinasi input terakhir, carry, C adalah satu dan jumlah, S adalah nol, karena jumlah resultannya adalah dua.

Dari tabel Truth, kita bisa langsung menulis Boolean functions untuk setiap keluaran sebagai

$$S=A \oplus B$$

$C=AB$

Kita dapat mengimplementasikan fungsi di atas dengan 2-input gerbang Ex-OR & gerbang AND 2-input. Itucircuit diagram dari Half adder ditunjukkan pada gambar berikut.

Dalam rangkaian di atas, dua input gerbang Ex-OR & dua input gerbang AND menghasilkan jumlah, S & carry, C masing-masing. Oleh karena itu, Half-adder melakukan penambahan dua bit.

Adder penuh

Penambah penuh adalah rangkaian kombinasional, yang melakukan addition of three bitsA, B dan C _in . Dimana, A & B adalah dua bit signifikan paralel dan C _in adalah bit carry, yang dihasilkan dari tahap sebelumnya. Full adder ini juga menghasilkan dua output sum, S & carry, C _out , yang mirip dengan Half adder.

Itu Truth table dari Full adder ditampilkan di bawah.

Masukan			Keluaran
A	B	Cin	Cout	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Saat kita melakukan penjumlahan tiga bit, jumlah resultan dapat memiliki nilai mulai dari 0 hingga 3 dalam desimal. Kita dapat merepresentasikan angka desimal 0 dan 1 dengan bit tunggal dalam biner. Tapi, kita tidak bisa merepresentasikan angka desimal 2 dan 3 dengan bit tunggal dalam biner. Jadi, kami membutuhkan dua bit untuk mewakili dua digit desimal tersebut dalam biner.

Misalkan, jumlahkan, S adalah bit signifikan terkecil dan lakukan, C _keluar adalah bit paling signifikan dari jumlah resultan. Sangat mudah untuk mengisi nilai keluaran untuk semua kombinasi masukan dalam tabel kebenaran. Hitung sajanumber of oneshadir di masukan dan menulis bilangan biner ekivalen pada keluaran. Jika C _in sama dengan nol, maka tabel kebenaran Penambah penuh sama dengan tabel kebenaran Penambah setengah.

Kami akan mendapatkan yang berikut Boolean functions untuk setiap keluaran setelah penyederhanaan.

$$S=A \oplus B \oplus C_{in}$$

$c_{out} = AB + \left ( A \oplus B \right )c_{in}$

Jumlahnya, S sama dengan satu, jika ada bilangan ganjil yang ada di input. Kita tahu bahwa gerbang Ex-OR menghasilkan keluaran, yang merupakan fungsi ganjil. Jadi, kita dapat menggunakan dua gerbang Ex-OR 2input atau satu gerbang Ex-OR 3-input untuk menghasilkan jumlah, S. Kita dapat mengimplementasikan carry, C _out menggunakan dua gerbang AND 2-input & satu gerbang OR. Itucircuit diagram dari Full adder ditunjukkan pada gambar berikut.

Penambah ini disebut sebagai Full adderkarena untuk menerapkan satu Penambah Penuh, kami memerlukan dua Penambah Setengah dan satu gerbang OR. Jika C _in adalah nol, maka Penambah penuh menjadi Penambah Setengah. Kita dapat memverifikasinya dengan mudah dari diagram rangkaian di atas atau dari fungsi Boolean dari output adder Penuh.

4-bit Binary Adder

Penambah biner 4-bit melakukan addition of two 4-bit numbers. Misalkan bilangan biner 4-bit,$A=A_{3}A_{2}A_{1}A_{0}$ dan $B= B_{3}B_{2}B_{1}B_{0}$. Kita dapat menerapkan penambah biner 4-bit dengan salah satu dari dua cara berikut.

• Gunakan satu penambah Setengah untuk melakukan penambahan dua bit signifikan terkecil dan tiga penambah Penuh untuk melakukan penambahan tiga bit signifikan yang lebih tinggi.

• Gunakan empat penambah Penuh untuk keseragaman. Karena, carry C _in awal adalah nol, Full adder yang digunakan untuk menambahkan bit yang paling tidak signifikan menjadi Half adder.

Untuk saat ini, kami mempertimbangkan pendekatan kedua. Itublock diagram dari penambah biner 4-bit ditunjukkan pada gambar berikut.

Di sini, 4 penambah Penuh di-cascade. Setiap penambah penuh mendapatkan bit masing-masing dari dua masukan paralel A & B. Keluaran carry dari satu penambah Penuh akan menjadi masukan pembawa penambah penuh orde tinggi berikutnya. Penambah biner 4-bit ini menghasilkan jumlah resultan yang memiliki paling banyak 5 bit. Jadi, pelaksanaan tahap terakhir Penambah penuh akan menjadi MSB.

Dengan cara ini, kita dapat mengimplementasikan penambah biner tingkat tinggi hanya dengan mengalirkan jumlah penambah Penuh yang diperlukan. Penambah biner ini juga disebut sebagairipple carry (binary) adder karena carry merambat (ripples) dari satu tahap ke tahap berikutnya.

Pengurang Biner

Sirkuit, yang melakukan pengurangan dua bilangan biner dikenal sebagai Binary subtractor. Kita dapat menerapkan Pengurang Biner dalam dua metode berikut.

• Kaskade Pengurang Penuh
• Metode pelengkap 2

Dalam metode pertama, kita akan mendapatkan pengurang biner n-bit dengan mengurangi pengurang Penuh 'n'. Jadi, pertama-tama Anda dapat menerapkan Pengurang setengah dan Pengurang penuh, mirip dengan Penambah Setengah & Penambah Penuh. Kemudian, Anda dapat menerapkan pengurang biner n-bit, dengan mengurangi pengurang Penuh 'n'. Jadi, kita akan memiliki dua rangkaian terpisah untuk penjumlahan dan pengurangan biner dari dua bilangan biner.

Pada metode kedua, kita dapat menggunakan penjumlah biner yang sama untuk mengurangkan dua bilangan biner hanya dengan melakukan beberapa modifikasi pada input kedua. Jadi, operasi penjumlahan biner secara internal terjadi tetapi, hasilnya adalah pengurangan resultan.

Kita tahu bahwa pengurangan dua bilangan biner A & B dapat ditulis sebagai,

$$A-B = A+\left ( {2}'s \: compliment \: of \: B \right )$$

$\Rightarrow A-B = A+\left ( {1}'s \: compliment \: of \: B \right )+1$

Pengurang Biner 4-bit

Pengurang biner 4-bit menghasilkan subtraction of two 4-bit numbers. Biarkan bilangan biner 4bit,$A=A_{3}A_{2}A_{1}A_{0}$ dan $B= B_{3}B_{2}B_{1}B_{0}$. Secara internal, operasi pengurang Biner 4-bit mirip dengan operasi penjumlah Biner 4-bit. Jika bit normal bilangan biner A, bit dilengkapi dari bilangan biner B dan carry awal (meminjam), C _di sebagai salah satu yang diterapkan untuk 4-bit Binary adder, maka menjadi 4-bit Binary pengurang. Itublock diagram dari pengurang biner 4-bit ditunjukkan pada gambar berikut.

Pengurang biner 4 bit ini menghasilkan keluaran yang memiliki paling banyak 5 bit. Jika bilangan biner A lebih besar dari bilangan biner B, maka MSB outputnya adalah nol dan bit yang tersisa menahan besaran AB. Jika Bilangan Biner A lebih kecil dari Bilangan Biner B, maka MSB outputnya adalah satu. Jadi, ambil output komplemen 2 untuk mendapatkan besaran AB.

Dengan cara ini, kita dapat mengimplementasikan pengurang biner orde tinggi apa pun hanya dengan mengalirkan jumlah penjumlah Penuh yang diperlukan dengan modifikasi yang diperlukan.

Binary Adder / Subtractor

Sirkuit, yang dapat digunakan untuk melakukan penjumlahan atau pengurangan dua bilangan biner setiap saat dikenal sebagai Binary Adder / subtractor. Keduanya, Penambah biner dan Pengurang biner berisi satu set Penambah penuh, yang bertingkat. Bit input bilangan biner A secara langsung diterapkan di penjumlah biner dan Pengurang biner.

Ada dua perbedaan dalam input Penambah penuh yang ada di Penambah biner dan Pengurang biner.

• Bit input bilangan biner B langsung diterapkan ke penjumlah Penuh dalam penjumlahan Biner, sedangkan bit yang dilengkapi bilangan biner B diterapkan ke penjumlah Penuh dalam Pengurang biner.

• Pengambilan awal, C ₀ = 0 diterapkan dalam penjumlah Biner 4-bit, sedangkan carry awal (pinjam), C ₀ = 1 diterapkan dalam pengurang Biner 4-bit.

Kami tahu bahwa a 2-input Ex-OR gatemenghasilkan keluaran, yang sama dengan masukan pertama bila masukan lain adalah nol. Demikian pula, menghasilkan keluaran, yang melengkapi masukan pertama ketika masukan lain adalah satu.

Oleh karena itu, kita dapat menerapkan bit input bilangan biner B, ke gerbang Ex-OR 2-input. Input lain ke semua gerbang Ex-OR ini adalah C ₀ . Jadi, berdasarkan nilai C ₀ , gerbang Ex-OR menghasilkan bit normal atau bit komplementer dari bilangan biner B.

4-bit Binary Adder / Subtractor

Penambah / pengurangan biner 4-bit menghasilkan penjumlahan atau pengurangan dua bilangan 4-bit berdasarkan nilai carry atau pinjam awal, ₀ . Misalkan bilangan biner 4-bit,$A=A_{3}A_{2}A_{1}A_{0}$ dan $B= B_{3}B_{2}B_{1}B_{0}$. Pengoperasian Penambah / Pengurang Biner 4-bit mirip dengan Penambah / Pengurang Biner 4-bit dan Pengurang Biner 4-bit.

Terapkan bit normal dari bilangan biner A dan B & carry atau pinjam awal, C ₀ dari eksternal ke penambah biner 4-bit. Itublock diagram penjumlahan / pengurangan biner 4-bit ditunjukkan pada gambar berikut.

Jika carry awal, ₀ adalah nol, maka setiap penjumlah penuh mendapatkan bit normal dari bilangan biner A & B.Jadi, penjumlah / pengurang biner 4-bit menghasilkan keluaran, yaituaddition of two binary numbers A & B.

Jika peminjaman awal, ₀ adalah satu, maka setiap penambah penuh mendapatkan bit normal dari bilangan biner A & bit yang dilengkapi bilangan biner B.Jadi, penjumlah / pengurang biner 4-bit menghasilkan keluaran, yaitusubtraction of two binary numbers A & B.

Oleh karena itu, dengan bantuan gerbang Ex-OR tambahan, rangkaian yang sama dapat digunakan untuk penjumlahan dan pengurangan dua bilangan biner.

Decoderadalah rangkaian kombinasional yang memiliki jalur input 'n' dan maksimum 2 ⁿ jalur output. Salah satu keluaran ini akan aktif Tinggi berdasarkan kombinasi masukan yang ada, saat dekoder diaktifkan. Itu berarti decoder mendeteksi kode tertentu. Output dari decoder tidak lain adalahmin terms variabel masukan 'n' (garis), jika diaktifkan.

2 hingga 4 Decoder

Misalkan 2 hingga 4 Decoder memiliki dua input A ₁ & A ₀ dan empat output Y ₃ , Y ₂ , Y ₁ & Y ₀ . Itublock diagram dari 2 hingga 4 decoder ditunjukkan pada gambar berikut.

Salah satu dari empat keluaran ini akan menjadi '1' untuk setiap kombinasi masukan saat diaktifkan, E adalah '1'. ItuTruth table dari 2 hingga 4 decoder ditampilkan di bawah ini.

Memungkinkan	Masukan		Keluaran
E	A1	A0	Y3	Y2	Y1	Y0
0	x	x	0	0	0	0
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0

Dari tabel Truth, kita bisa menulis Boolean functions untuk setiap keluaran sebagai

$$Y_{3}=E.A_{1}.A_{0}$$

$$ Y_{2}=E.A_{1}.{A_{0}}'$$

$$ Y_{1}=E.{A_{1}}'.A_{0}$$

$$ Y_{0}=E.{A_{1}}'.{A_{0}}'$$

Setiap keluaran memiliki satu istilah produk. Jadi, ada total empat istilah produk. Kita dapat menerapkan empat istilah produk ini dengan menggunakan empat gerbang AND yang masing-masing memiliki tiga input & dua inverter. Itucircuit diagram dari 2 hingga 4 decoder ditunjukkan pada gambar berikut.

Oleh karena itu, keluaran dari 2 hingga 4 decoder tidak lain adalah min termsdari dua variabel input A ₁ & A ₀ , jika diaktifkan, E sama dengan satu. Jika diaktifkan, E adalah nol, maka semua keluaran decoder akan sama dengan nol.

Demikian pula, decoder 3 hingga 8 menghasilkan delapan istilah menit dari tiga variabel input A ₂ , A ₁ & A ₀ dan 4 hingga 16 decoder menghasilkan enam belas istilah menit dari empat variabel input A ₃ , A ₂ , A ₁ & A ₀ .

Penerapan Decoder tingkat tinggi

Sekarang, mari kita terapkan dua decoder tingkat tinggi berikut menggunakan decoder tingkat rendah.

• 3 hingga 8 decoder
• 4 hingga 16 decoder

3 hingga 8 Decoder

Pada bagian ini, mari kita terapkan 3 to 8 decoder using 2 to 4 decoders. Kita tahu bahwa 2 hingga 4 Decoder memiliki dua input, A ₁ & A ₀ dan empat output, Y ₃ hingga Y ₀ . Sedangkan 3 hingga 8 Decoder memiliki tiga input A ₂ , A ₁ & A ₀ dan delapan output, Y ₇ hingga Y ₀ .

Kami dapat menemukan jumlah decoder urutan bawah yang diperlukan untuk mengimplementasikan decoder tingkat tinggi menggunakan rumus berikut.

$$Required \: number \: of \: lower \: order \: decoders=\frac{m_{2}}{m_{1}}$$

Dimana,

$m_{1}$ adalah jumlah keluaran dari decoder urutan bawah.

$m_{2}$ adalah jumlah keluaran dari decoder orde tinggi.

Sini, $m_{1}$ = 4 dan $m_{2}$ = 8. Gantikan, kedua nilai dalam rumus di atas.

$$Required \: number \: of \: 2 \: to \: 4 \: decoders=\frac{8}{4}=2$$

Oleh karena itu, kami memerlukan dua dekoder 2 hingga 4 untuk menerapkan satu dekoder 3 hingga 8. Itublock diagram dari 3 hingga 8 decoder menggunakan 2 hingga 4 decoder ditunjukkan pada gambar berikut.

Input paralel A ₁ & A ₀ diterapkan ke setiap dekoder 2 hingga 4. Pelengkap input A ₂ dihubungkan ke Enable, E dari decoder 2 hingga 4 rendah untuk mendapatkan output, Y ₃ ke Y ₀ . Ini adalahlower four min terms. Input, A ₂ terhubung langsung ke Enable, E dari dekoder 2 hingga 4 atas untuk mendapatkan output, Y ₇ ke Y ₄ . Ini adalahhigher four min terms.

4 hingga 16 Decoder

Pada bagian ini, mari kita terapkan 4 to 16 decoder using 3 to 8 decoders. Kita tahu bahwa 3 hingga 8 Decoder memiliki tiga input A ₂ , A ₁ & A ₀ dan delapan output, Y ₇ hingga Y ₀ . Sedangkan 4 hingga 16 Decoder memiliki empat input A ₃ , A ₂ , A ₁ & A ₀ dan enam belas output, Y ₁₅ hingga Y ₀

Kami tahu rumus berikut untuk menemukan jumlah decoder urutan bawah yang diperlukan.

$$Required \: number \: of \: lower \: order \: decoders=\frac{m_{2}}{m_{1}}$$

Pengganti, $m_{1}$ = 8 dan $m_{2}$ = 16 pada rumus di atas.

$$Required \: number \: of \: 3 \: to \: 8 decoders=\frac{16}{8}=2$$

Oleh karena itu, kami memerlukan dua dekoder 3 hingga 8 untuk menerapkan satu dekoder 4 hingga 16. Itublock diagram dari 4 hingga 16 decoder menggunakan 3 hingga 8 decoder ditunjukkan pada gambar berikut.

Input paralel A ₂ , A ₁ & A ₀ diterapkan ke setiap dekoder 3 hingga 8. Pelengkap input, A3 terhubung ke Enable, E dari dekoder 3 hingga 8 yang lebih rendah untuk mendapatkan output, Y ₇ ke Y ₀ . Ini adalahlower eight min terms. Input, A ₃ terhubung langsung ke Enable, E dari decoder 3 hingga 8 atas untuk mendapatkan output, Y ₁₅ hingga Y ₈ . Ini adalahhigher eight min terms.

Sebuah Encoderadalah rangkaian kombinasional yang melakukan operasi kebalikan dari Decoder. Ini memiliki maksimum 2 ⁿ jalur input dan jalur output 'n'. Ini akan menghasilkan kode biner yang setara dengan input, yang merupakan High aktif. Oleh karena itu, encoder mengkodekan 2 ⁿ jalur input dengan bit 'n'. Ini opsional untuk mewakili sinyal pengaktifan dalam pembuat enkode.

4 hingga 2 Encoder

Misalkan 4 hingga 2 Encoder memiliki empat input Y ₃ , Y ₂ , Y ₁ & Y ₀ dan dua output A ₁ & A ₀ . Itublock diagram dari 4 hingga 2 Encoder ditunjukkan pada gambar berikut.

Kapan saja, hanya satu dari 4 masukan ini yang dapat menjadi '1' untuk mendapatkan kode biner masing-masing pada keluaran. ItuTruth table dari 4 hingga 2 encoder ditampilkan di bawah ini.

Masukan				Keluaran
Y3	Y2	Y1	Y0	A1	A0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

Dari tabel Truth, kita bisa menulis Boolean functions untuk setiap keluaran sebagai

$$A_{1}=Y_{3}+Y_{2}$$

$$A_{0}=Y_{3}+Y_{1}$$

Kita dapat mengimplementasikan dua fungsi Boolean di atas dengan menggunakan dua gerbang masukan OR. Itucircuit diagram dari 4 hingga 2 encoder ditunjukkan pada gambar berikut.

Diagram sirkuit di atas berisi dua gerbang OR. Gerbang OR ini menyandikan empat input dengan dua bit

Oktal ke Binary Encoder

Oktal ke biner Encoder memiliki delapan masukan, Y ₇ ke Y ₀ dan tiga keluaran A ₂ , A ₁ & A ₀ . Oktal ke encoder biner tidak lain adalah 8 hingga 3 encoder. Itublock diagram dari oktal ke biner Encoder ditunjukkan pada gambar berikut.

Kapan saja, hanya satu dari delapan masukan ini yang bisa menjadi '1' untuk mendapatkan kode biner masing-masing. ItuTruth table encoder oktal ke biner ditunjukkan di bawah ini.

Masukan								Keluaran
Y7	Y6	Y5	Y4	Y3	Y2	Y1	Y0	A2	A1	A0
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1

Dari tabel Truth, kita bisa menulis Boolean functions untuk setiap keluaran sebagai

$$A_{2}=Y_{7}+Y_{6}+Y_{5}+Y_{4}$$

$$A_{1}=Y_{7}+Y_{6}+Y_{3}+Y_{2}$$

$$A_{0}=Y_{7}+Y_{5}+Y_{3}+Y_{1}$$

Kita dapat mengimplementasikan fungsi Boolean di atas dengan menggunakan empat gerbang masukan OR. Itucircuit diagram encoder oktal ke biner ditunjukkan pada gambar berikut.

Diagram sirkuit di atas berisi tiga gerbang OR 4-input. Gerbang OR ini menyandikan delapan input dengan tiga bit.

Kekurangan dari Encoder

Berikut adalah kekurangan encoder normal.

• Ada ambiguitas, ketika semua keluaran pembuat enkode sama dengan nol. Karena, bisa jadi kode yang sesuai dengan input, ketika hanya input yang paling tidak signifikan adalah satu atau jika semua input adalah nol.

• Jika lebih dari satu masukan aktif Tinggi, maka pembuat enkode menghasilkan keluaran, yang mungkin bukan kode yang benar. Untukexample, jika Y ₃ dan Y _{6 sama} -sama '1', maka encoder menghasilkan 111 pada keluaran. Ini bukan kode ekuivalen yang berkorespondensi dengan Y ₃ , jika itu adalah '1' atau kode ekuivalen yang sesuai dengan Y ₆ , ketika itu adalah '1'.

Jadi, untuk mengatasi kesulitan tersebut, kita harus menetapkan prioritas untuk setiap masukan encoder. Kemudian, keluaran encoder adalah kode (biner) yang sesuai dengan masukan Tinggi aktif, yang memiliki prioritas lebih tinggi. Pembuat enkode ini disebut sebagaipriority encoder.

Encoder Prioritas

Encoder prioritas 4 hingga 2 memiliki empat input Y ₃ , Y ₂ , Y ₁ & Y ₀ dan dua output A ₁ & A ₀ . Di sini input, Y ₃ memiliki prioritas tertinggi, sedangkan input, Y ₀ memiliki prioritas terendah. Dalam hal ini, bahkan jika lebih dari satu masukan adalah '1' pada saat yang sama, keluarannya akan menjadi kode (biner) yang sesuai dengan masukan, yang memilikihigher priority.

Kami mempertimbangkan satu lagi output, V untuk mengetahui apakah kode yang tersedia pada keluaran tersebut valid atau tidak.

• Jika setidaknya satu masukan dari pembuat enkode adalah '1', maka kode yang tersedia pada keluaran adalah yang valid. Dalam hal ini, output, V akan sama dengan 1.

• Jika semua input encoder adalah '0', maka kode yang tersedia di output tidak valid. Dalam hal ini, output, V akan sama dengan 0.

Itu Truth table encoder prioritas 4 hingga 2 ditampilkan di bawah ini.

Masukan				Keluaran
Y3	Y2	Y1	Y0	A1	A0	V
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	x	0	1	1
0	1	x	x	1	0	1
1	x	x	x	1	1	1

Menggunakan 4 variable K-maps untuk mendapatkan ekspresi yang disederhanakan untuk setiap keluaran.

Yang disederhanakan Boolean functions adalah

$$A_{1}=Y_{3}+Y_{2}$$

$A_{0}=Y_{3}+{Y_{2}}'Y_{1}$

Demikian pula, kita akan mendapatkan fungsi keluaran Boolean, V sebagai

$$V=Y_{3}+Y_{2}+Y_{1}+Y_{0}$$

Kita dapat mengimplementasikan fungsi Boolean di atas menggunakan gerbang logika. Itucircuit diagram encoder prioritas 4 hingga 2 ditunjukkan pada gambar berikut.

Diagram rangkaian di atas berisi dua gerbang OR 2-input, satu gerbang OR 4-input, satu gerbang AND 2input & sebuah inverter. Di sini kombinasi gerbang AND & inverter digunakan untuk menghasilkan kode yang valid pada output, bahkan ketika beberapa input sama dengan '1' pada saat yang bersamaan. Oleh karena itu, rangkaian ini mengkodekan empat input dengan dua bit berdasarkanpriority ditugaskan untuk setiap masukan.

Multiplexeradalah rangkaian kombinasional yang memiliki input data maksimal 2 ⁿ , jalur seleksi 'n' dan jalur output tunggal. Salah satu input data ini akan dihubungkan ke output berdasarkan nilai garis pemilihan.

Karena ada garis seleksi 'n', akan ada 2 ⁿ kemungkinan kombinasi angka nol dan satu. Jadi, setiap kombinasi hanya akan memilih satu input data. Multiplexer juga disebut sebagaiMux.

Multiplekser 4x1

Multiplexer 4x1 memiliki empat input data I ₃ , I ₂ , I ₁ & I ₀ , dua jalur seleksi s ₁ & s ₀ dan satu output Y.block diagram Multiplexer 4x1 ditunjukkan pada gambar berikut.

Salah satu dari 4 input ini akan dihubungkan ke output berdasarkan kombinasi input yang ada pada dua jalur pemilihan ini. Truth table dari 4x1 Multiplexer ditunjukkan di bawah ini.

Garis Seleksi		Keluaran
S1	S0	Y
0	0	Saya 0
0	1	Saya 1
1	0	Saya 2
1	1	Saya 3

Dari tabel Truth, kita bisa langsung menulis Boolean function untuk keluaran, Y sebagai

$$Y={S_{1}}'{S_{0}}'I_{0}+{S_{1}}'S_{0}I_{1}+S_{1}{S_{0}}'I_{2}+S_{1}S_{0}I_{3}$$

Kita dapat mengimplementasikan fungsi Boolean ini menggunakan Inverter, gerbang AND & gerbang OR. Itucircuit diagram multiplexer 4x1 ditunjukkan pada gambar berikut.

Kita dapat dengan mudah memahami pengoperasian rangkaian di atas. Demikian pula, Anda dapat menerapkan Multiplexer 8x1 dan multiplexer 16x1 dengan mengikuti prosedur yang sama.

Penerapan Multiplexer tingkat tinggi.

Sekarang, mari kita terapkan dua Multiplexer orde tinggi berikut menggunakan Multiplexer orde rendah.

• Multiplekser 8x1
• Multiplexer 16x1

Multiplekser 8x1

Pada bagian ini, mari kita implementasikan Multiplexer 8x1 menggunakan Multiplexer 4x1 dan Multiplexer 2x1. Kita tahu bahwa Multiplexer 4x1 memiliki 4 input data, 2 jalur seleksi dan satu output. Sedangkan Multiplexer 8x1 memiliki 8 input data, 3 jalur seleksi dan satu output.

Jadi, kami membutuhkan dua 4x1 Multiplexerspada tahap pertama untuk mendapatkan 8 masukan data. Karena, setiap Multiplexer 4x1 menghasilkan satu keluaran, maka diperlukan a2x1 Multiplexer pada tahap kedua dengan mempertimbangkan keluaran tahap pertama sebagai masukan dan menghasilkan keluaran akhir.

Biarkan Multiplexer 8x1 memiliki delapan input data I ₇ hingga I ₀ , tiga jalur seleksi s ₂ , s ₁ & s0 dan satu output Y.Truth table dari 8x1 Multiplexer ditunjukkan di bawah ini.

Input Seleksi			Keluaran
S2	S1	S0	Y
0	0	0	Saya 0
0	0	1	Saya 1
0	1	0	Saya 2
0	1	1	Saya 3
1	0	0	Saya 4
1	0	1	Saya 5
1	1	0	I6
1	1	1	I7

We can implement 8x1 Multiplexer using lower order Multiplexers easily by considering the above Truth table. The block diagram of 8x1 Multiplexer is shown in the following figure.

The same selection lines, s₁ & s₀ are applied to both 4x1 Multiplexers. The data inputs of upper 4x1 Multiplexer are I₇ to I₄ and the data inputs of lower 4x1 Multiplexer are I₃ to I₀. Therefore, each 4x1 Multiplexer produces an output based on the values of selection lines, s₁ & s₀.

The outputs of first stage 4x1 Multiplexers are applied as inputs of 2x1 Multiplexer that is present in second stage. The other selection line, s₂ is applied to 2x1 Multiplexer.

• If s₂ is zero, then the output of 2x1 Multiplexer will be one of the 4 inputs I₃ to I₀ based on the values of selection lines s₁ & s₀.

• If s₂ is one, then the output of 2x1 Multiplexer will be one of the 4 inputs I₇ to I₄ based on the values of selection lines s₁ & s₀.

Therefore, the overall combination of two 4x1 Multiplexers and one 2x1 Multiplexer performs as one 8x1 Multiplexer.

16x1 Multiplexer

In this section, let us implement 16x1 Multiplexer using 8x1 Multiplexers and 2x1 Multiplexer. We know that 8x1 Multiplexer has 8 data inputs, 3 selection lines and one output. Whereas, 16x1 Multiplexer has 16 data inputs, 4 selection lines and one output.

So, we require two 8x1 Multiplexers in first stage in order to get the 16 data inputs. Since, each 8x1 Multiplexer produces one output, we require a 2x1 Multiplexer in second stage by considering the outputs of first stage as inputs and to produce the final output.

Let the 16x1 Multiplexer has sixteen data inputs I₁₅ to I₀, four selection lines s₃ to s₀ and one output Y. The Truth table of 16x1 Multiplexer is shown below.

Selection Inputs				Output
S3	S2	S1	S0	Y
0	0	0	0	I0
0	0	0	1	I1
0	0	1	0	I2
0	0	1	1	I3
0	1	0	0	I4
0	1	0	1	I5
0	1	1	0	I6
0	1	1	1	I7
1	0	0	0	I8
1	0	0	1	I9
1	0	1	0	I10
1	0	1	1	I11
1	1	0	0	I12
1	1	0	1	I13
1	1	1	0	I14
1	1	1	1	I15

We can implement 16x1 Multiplexer using lower order Multiplexers easily by considering the above Truth table. The block diagram of 16x1 Multiplexer is shown in the following figure.

The same selection lines, s₂, s₁ & s₀ are applied to both 8x1 Multiplexers. The data inputs of upper 8x1 Multiplexer are I₁₅ to I₈ and the data inputs of lower 8x1 Multiplexer are I₇ to I₀. Therefore, each 8x1 Multiplexer produces an output based on the values of selection lines, s₂, s₁ & s₀.

The outputs of first stage 8x1 Multiplexers are applied as inputs of 2x1 Multiplexer that is present in second stage. The other selection line, s₃ is applied to 2x1 Multiplexer.

• If s₃ is zero, then the output of 2x1 Multiplexer will be one of the 8 inputs Is₇ to I₀ based on the values of selection lines s₂, s₁ & s₀.

• If s₃ is one, then the output of 2x1 Multiplexer will be one of the 8 inputs I₁₅ to I₈ based on the values of selection lines s₂, s₁ & s₀.

Therefore, the overall combination of two 8x1 Multiplexers and one 2x1 Multiplexer performs as one 16x1 Multiplexer.

De-Multiplexer is a combinational circuit that performs the reverse operation of Multiplexer. It has single input, ‘n’ selection lines and maximum of 2ⁿ outputs. The input will be connected to one of these outputs based on the values of selection lines.

Since there are ‘n’ selection lines, there will be 2ⁿ possible combinations of zeros and ones. So, each combination can select only one output. De-Multiplexer is also called as De-Mux.

1x4 De-Multiplexer

1x4 De-Multiplexer has one input I, two selection lines, s₁ & s₀ and four outputs Y₃, Y₂, Y₁ &Y₀. The block diagram of 1x4 De-Multiplexer is shown in the following figure.

The single input ‘I’ will be connected to one of the four outputs, Y₃ to Y₀ based on the values of selection lines s₁ & s0. The Truth table of 1x4 De-Multiplexer is shown below.

Selection Inputs		Outputs
S1	S0	Y3	Y2	Y1	Y0
0	0	0	0	0	I
0	1	0	0	I	0
1	0	0	I	0	0
1	1	I	0	0	0

From the above Truth table, we can directly write the Boolean functions for each output as

$$Y_{3}=s_{1}s_{0}I$$

$$Y_{2}=s_{1}{s_{0}}'I$$

$$Y_{1}={s_{1}}'s_{0}I$$

$$Y_{0}={s_1}'{s_{0}}'I$$

We can implement these Boolean functions using Inverters & 3-input AND gates. The circuit diagram of 1x4 De-Multiplexer is shown in the following figure.

We can easily understand the operation of the above circuit. Similarly, you can implement 1x8 De-Multiplexer and 1x16 De-Multiplexer by following the same procedure.

Implementation of Higher-order De-Multiplexers

Now, let us implement the following two higher-order De-Multiplexers using lower-order De-Multiplexers.

• 1x8 De-Multiplexer
• 1x16 De-Multiplexer

1x8 De-Multiplexer

In this section, let us implement 1x8 De-Multiplexer using 1x4 De-Multiplexers and 1x2 De-Multiplexer. We know that 1x4 De-Multiplexer has single input, two selection lines and four outputs. Whereas, 1x8 De-Multiplexer has single input, three selection lines and eight outputs.

So, we require two 1x4 De-Multiplexers in second stage in order to get the final eight outputs. Since, the number of inputs in second stage is two, we require 1x2 DeMultiplexer in first stage so that the outputs of first stage will be the inputs of second stage. Input of this 1x2 De-Multiplexer will be the overall input of 1x8 De-Multiplexer.

Let the 1x8 De-Multiplexer has one input I, three selection lines s₂, s₁ & s₀ and outputs Y₇ to Y₀. The Truth table of 1x8 De-Multiplexer is shown below.

Selection Inputs			Outputs
s2	s1	s0	Y7	Y6	Y5	Y4	Y3	Y2	Y1	Y0
0	0	0	0	0	0	0	0	0	0	I
0	0	1	0	0	0	0	0	0	I	0
0	1	0	0	0	0	0	0	I	0	0
0	1	1	0	0	0	0	I	0	0	0
1	0	0	0	0	0	I	0	0	0	0
1	0	1	0	0	I	0	0	0	0	0
1	1	0	0	I	0	0	0	0	0	0
1	1	1	I	0	0	0	0	0	0	0

We can implement 1x8 De-Multiplexer using lower order Multiplexers easily by considering the above Truth table. The block diagram of 1x8 De-Multiplexer is shown in the following figure.

The common selection lines, s₁ & s₀ are applied to both 1x4 De-Multiplexers. The outputs of upper 1x4 De-Multiplexer are Y₇ to Y₄ and the outputs of lower 1x4 De-Multiplexer are Y₃ to Y₀.

The other selection line, s₂ is applied to 1x2 De-Multiplexer. If s₂ is zero, then one of the four outputs of lower 1x4 De-Multiplexer will be equal to input, I based on the values of selection lines s₁ & s₀. Similarly, if s₂ is one, then one of the four outputs of upper 1x4 DeMultiplexer will be equal to input, I based on the values of selection lines s₁ & s₀.

1x16 De-Multiplexer

In this section, let us implement 1x16 De-Multiplexer using 1x8 De-Multiplexers and 1x2 De-Multiplexer. We know that 1x8 De-Multiplexer has single input, three selection lines and eight outputs. Whereas, 1x16 De-Multiplexer has single input, four selection lines and sixteen outputs.

So, we require two 1x8 De-Multiplexers in second stage in order to get the final sixteen outputs. Since, the number of inputs in second stage is two, we require 1x2 DeMultiplexer in first stage so that the outputs of first stage will be the inputs of second stage. Input of this 1x2 De-Multiplexer will be the overall input of 1x16 De-Multiplexer.

Let the 1x16 De-Multiplexer has one input I, four selection lines s₃, s₂, s₁ & s₀ and outputs Y₁₅ to Y₀. The block diagram of 1x16 De-Multiplexer using lower order Multiplexers is shown in the following figure.

The common selection lines s₂, s₁ & s₀ are applied to both 1x8 De-Multiplexers. The outputs of upper 1x8 De-Multiplexer are Y₁₅ to Y₈ and the outputs of lower 1x8 DeMultiplexer are Y₇ to Y₀.

Yang lain selection line, s₃diterapkan ke 1x2 De-Multiplexer. Jika s ₃ adalah nol, maka salah satu dari delapan keluaran De-Multiplexer 1x8 yang lebih rendah akan sama dengan masukan, I berdasarkan nilai garis pemilihan s ₂ , s ₁ & s ₀ . Demikian pula, jika s3 adalah satu, maka salah satu dari 8 keluaran dari De-Multiplexer 1x8 atas akan sama dengan masukan, I berdasarkan nilai garis pemilihan s ₂ , s ₁ & s ₀ .

Perangkat Logika yang Dapat Diprogram (PLDs)adalah sirkuit terintegrasi. Mereka berisi sebuah array gerbang AND & array gerbang OR lainnya. Ada tiga macam PLD berdasarkan tipe larik yang memiliki fitur yang dapat diprogram.

• Memori Hanya Baca yang Dapat Diprogram
• Logika Array yang Dapat Diprogram
• Array Logika yang Dapat Diprogram

Proses memasukkan informasi ke dalam perangkat ini dikenal sebagai programming. Pada dasarnya, pengguna dapat memprogram perangkat atau IC ini secara elektrik untuk mengimplementasikan fungsi Boolean berdasarkan kebutuhan. Di sini, istilah pemrograman mengacu pada pemrograman perangkat keras tetapi bukan pemrograman perangkat lunak.

Memori Hanya Baca yang Dapat Diprogram (PROM)

Read Only Memory (ROM) adalah perangkat memori, yang menyimpan informasi biner secara permanen. Artinya, kami tidak dapat mengubah informasi yang disimpan itu dengan cara apa pun nanti. Jika ROM memiliki fitur yang dapat diprogram, maka itu disebut sebagaiProgrammable ROM (PROM). Pengguna memiliki fleksibilitas untuk memprogram informasi biner secara elektrik sekali dengan menggunakan pemrogram PROM.

PROM adalah perangkat logika yang dapat diprogram yang memiliki array AND & Larik OR yang dapat diprogram. Itublock diagram dari PROM ditunjukkan pada gambar berikut.

Di sini, masukan dari gerbang AND bukanlah jenis yang dapat diprogram. Jadi, kita harus menghasilkan 2 ⁿ istilah produk dengan menggunakan 2 ⁿ gerbang AND yang masing-masing memiliki n masukan. Kita dapat menerapkan istilah produk ini dengan menggunakan decoder nx2 ⁿ . Jadi, decoder ini menghasilkan 'n'min terms.

Di sini, input gerbang OR dapat diprogram. Itu berarti, kita dapat memprogram sejumlah istilah produk yang diperlukan, karena semua keluaran dari gerbang AND diterapkan sebagai masukan ke setiap gerbang OR. Oleh karena itu, keluaran PROM akan berupasum of min terms.

Contoh

Mari kita terapkan berikut ini Boolean functions menggunakan PROM.

$$A(X,Y,Z)=\sum m\left ( 5,6,7 \right )$$

$$B(X,Y,Z)=\sum m\left ( 3,5,6,7 \right )$$

Dua fungsi yang diberikan adalah jumlah dari bentuk suku min dan masing-masing fungsi memiliki tiga variabel X, Y & Z. Jadi, kita memerlukan dekoder 3 hingga 8 dan dua gerbang OR yang dapat diprogram untuk menghasilkan kedua fungsi ini. Yang sesuaiPROM ditunjukkan pada gambar berikut.

Di sini, 3 hingga 8 decoder menghasilkan delapan istilah menit. Kedua gerbang OR yang dapat diprogram memiliki akses ke semua persyaratan min ini. Namun, hanya suku min yang diperlukan yang diprogram untuk menghasilkan fungsi Boolean masing-masing oleh setiap gerbang OR. Simbol 'X' digunakan untuk koneksi yang dapat diprogram.

Logika Array yang Dapat Diprogram (PAL)

PAL adalah perangkat logika yang dapat diprogram yang memiliki array Programmable AND & tetap OR array. Keuntungan dari PAL adalah kita hanya dapat menghasilkan istilah produk yang diperlukan dari fungsi Boolean alih-alih menghasilkan semua istilah min dengan menggunakan gerbang AND yang dapat diprogram. Itublock diagram PAL ditunjukkan pada gambar berikut.

Di sini, masukan gerbang AND dapat diprogram. Itu berarti setiap gerbang AND memiliki input variabel normal dan komplemen. Jadi, berdasarkan kebutuhan, kita bisa memprogram input tersebut. Jadi, kami hanya dapat menghasilkan yang dibutuhkanproduct terms dengan menggunakan gerbang AND ini.

Di sini, input gerbang OR bukan jenis yang dapat diprogram. Jadi, jumlah input ke setiap gerbang OR akan memiliki tipe tetap. Karenanya, terapkan istilah produk yang diperlukan tersebut ke setiap gerbang OR sebagai input. Oleh karena itu, keluaran PAL akan berupasum of products form.

Contoh

Mari kita terapkan berikut ini Boolean functions menggunakan PAL.

$$A=XY+X{Z}'$$

$$A=X{Y}'+Y{Z}'$$

Dua fungsi yang diberikan adalah dalam bentuk penjumlahan produk. Ada dua istilah produk yang ada di setiap fungsi Boolean. Jadi, kami memerlukan empat gerbang AND yang dapat diprogram & dua gerbang OR tetap untuk menghasilkan dua fungsi tersebut. Yang sesuaiPAL ditunjukkan pada gambar berikut.

Itu programmable AND gatesmemiliki akses input variabel normal dan komplemen. Pada gambar di atas, input X,${X}'$, Y, ${Y}'$, Z & ${Z}'$, tersedia di input setiap gerbang AND. Jadi, programkan hanya literal yang diperlukan untuk menghasilkan satu istilah produk dengan setiap gerbang AND. Simbol 'X' digunakan untuk koneksi yang dapat diprogram.

Di sini, input gerbang OR adalah tipe tetap. Jadi, istilah produk yang diperlukan terhubung ke input masing-masingOR gate. Sehingga gerbang OR menghasilkan fungsi Boolean masing-masing. Simbol '.' digunakan untuk koneksi tetap.

Programmable Logic Array (PLA)

PLA adalah perangkat logika yang dapat diprogram yang memiliki array Programmable AND & Programmable OR. Karenanya, ini adalah PLD yang paling fleksibel. Itublock diagram dari PLA ditunjukkan pada gambar berikut.

Di sini, masukan gerbang AND dapat diprogram. Itu berarti setiap gerbang AND memiliki input variabel normal dan komplemen. Jadi, berdasarkan kebutuhan, kita bisa memprogram input tersebut. Jadi, kami hanya dapat menghasilkan yang dibutuhkanproduct terms dengan menggunakan gerbang AND ini.

Di sini, input gerbang OR juga dapat diprogram. Jadi, kita dapat memprogram sejumlah persyaratan produk yang diperlukan, karena semua keluaran dari gerbang AND diterapkan sebagai masukan ke setiap gerbang OR. Oleh karena itu, keluaran PAL akan berupasum of products form.

Contoh

Mari kita terapkan berikut ini Boolean functions menggunakan PLA.

$$A=XY+X{Z}'$$

$$B=X{Y}'+YZ+X{Z}'$$

Dua fungsi yang diberikan adalah dalam bentuk penjumlahan produk. Jumlah istilah hasil kali dalam fungsi Boolean A & B yang diberikan adalah dua dan tiga. Satu istilah produk,${Z}'X$ umum di setiap fungsi.

Jadi, kami memerlukan empat gerbang AND yang dapat diprogram & dua gerbang OR yang dapat diprogram untuk menghasilkan dua fungsi tersebut. Yang sesuaiPLA ditunjukkan pada gambar berikut.

Itu programmable AND gatesmemiliki akses input variabel normal dan komplemen. Pada gambar di atas, input X,${X}'$, Y, ${Y}'$, Z & ${Z}'$, tersedia di input setiap gerbang AND. Jadi, programkan hanya literal yang diperlukan untuk menghasilkan satu istilah produk dengan setiap gerbang AND.

Semua istilah produk ini tersedia di masukan masing-masing programmable OR gate. Tapi, hanya program istilah produk yang diperlukan untuk menghasilkan fungsi Boolean masing-masing oleh setiap gerbang OR. Simbol 'X' digunakan untuk koneksi yang dapat diprogram.

Pada bab-bab sebelumnya, kami telah mengimplementasikan berbagai rangkaian kombinasional menggunakan gerbang logika. Kecuali gerbang NOT, semua gerbang logika yang tersisa memiliki setidaknya dua input dan output tunggal. Demikian pula denganthreshold gate juga berisi setidaknya satu masukan dan hanya satu keluaran.

Selain itu, ini berisi bobot masing-masing untuk setiap masukan dan nilai ambang batas. Nilai bobot dan ambang batas ini dapat berupa bilangan riil berapapun.

Dasar-dasar gerbang Threshold

Misalkan input gerbang ambang adalah X ₁ , X ₂ , X ₃ ,…, X _n . Bobot yang sesuai dari input ini adalah W ₁ , W ₂ , W ₃ ,…, W _n . Itusymbol dari gerbang Threshold ditunjukkan pada gambar berikut.

Threshold gatedirepresentasikan dengan lingkaran dan memiliki masukan 'n', X ₁ hingga X _n dan keluaran tunggal, Y. Lingkaran ini dibuat menjadi dua bagian. Satu bagian mewakili bobot yang sesuai dengan masukan dan bagian lainnya mewakili nilai Ambang, T.

Jumlah produk input dengan bobot yang sesuai dikenal sebagai weighted sum. Jika jumlah bobot ini lebih besar dari atau sama dengan nilai Ambang, T maka hanya keluarannya, Y akan sama dengan satu. Jika tidak, output, Y akan sama dengan nol.

Mathematically, kita dapat menulis hubungan antara input dan output dari gerbang Threshold seperti di bawah ini.

$$Y=1, if \: \: W_{1}X_{1}+W_{2}X_{2}+W_{3}X_{3}+...W_{n}X_{n}\geq T$$

= 0, jika tidak.

Oleh karena itu, kita dapat mengimplementasikan berbagai gerbang logika dan fungsi Boolean hanya dengan mengubah nilai bobot dan / atau nilai Threshold, T.

Contoh

Mari kita temukan simplified Boolean function untuk gerbang Threshold berikut.

Gerbang Ambang ini memiliki tiga masukan X ₁ , X ₂ , X ₃ dan satu keluaran Y.

Bobot yang sesuai dengan input X ₁ , X ₂ & X _{3 masing-masing} adalah W ₁ = 2, W ₂ = 1 & W ₃ = -4.

Nilai gerbang Threshold adalah T = -1.

Itu weighted sum dari gerbang Threshold adalah

$$W=W_{1}X_{1}+W_{2}X_{2}+W_{3}X_{3}$$

Gantikan bobot yang diberikan dalam persamaan di atas.

$$\Rightarrow W=2X_{1}+X_{2}-4X_{3}$$

Output dari gerbang Threshold, Y akan menjadi '1' jika W ≥ −1, jika tidak maka akan menjadi '0'.

Pengikut table menunjukkan hubungan antara masukan dan keluaran untuk semua kemungkinan kombinasi masukan.

Masukan			Jumlah tertimbang	Keluaran
$X_{1}$	$X_{2}$	$X_{3}$	$W=2X_{1}+X_{2}-4X_{3}$	$Y$
0	0	0	0	1
0	0	1	-4	0
0	1	0	1	1
0	1	1	-3	0
1	0	0	2	1
1	0	1	-2	0
1	1	0	3	1
1	1	1	-1	1

Dari tabel di atas, kita dapat menulis Boolean function untuk keluaran, Y sebagai

$$Y= \sum m\left ( 0,2,4,6,7 \right )$$

Penyederhanaan fungsi Boolean ini menggunakan 3 variable K-Map ditunjukkan pada gambar berikut.

Oleh karena itu, simplified Boolean function untuk gerbang Threshold yang diberikan adalah $Y={X_{3}'}+X_{1}X_{2}$.

Sintesis Fungsi Ambang

Gerbang ambang juga disebut sebagai universal gatekarena kita dapat mengimplementasikan fungsi Boolean menggunakan gerbang Threshold (s). Kadang-kadang, tidak mungkin untuk mengimplementasikan beberapa gerbang logika dan fungsi Boolean dengan menggunakan gerbang Threshold tunggal. Dalam hal ini, kami mungkin memerlukan beberapa gerbang Threshold.

Ikuti ini steps untuk mengimplementasikan fungsi Boolean menggunakan gerbang Threshold tunggal.

Step 1 - Merumuskan a Truth table untuk fungsi Boolean yang diberikan.

Step 2 - Dalam tabel Kebenaran di atas, tambahkan (sertakan) satu kolom lagi, yang memberikan hubungan antara weighted sums dan Threshold value.

Step 3 - Tuliskan hubungan antara jumlah tertimbang dan ambang batas untuk setiap kombinasi input seperti yang disebutkan di bawah ini.

• Jika keluaran dari fungsi Boolean adalah 1, maka jumlah bobot akan lebih besar dari atau sama dengan nilai Ambang untuk kombinasi masukan tersebut.

• Jika keluaran dari fungsi Boolean adalah 0, maka jumlah bobotnya akan lebih kecil dari nilai Ambang untuk kombinasi masukan tersebut.

Step 4 - Pilih nilai bobot & Ambang sedemikian rupa sehingga harus memenuhi semua hubungan yang ada di kolom terakhir tabel di atas.

step 5 - Gambarlah symbol gerbang Threshold dengan bobot dan nilai Threshold tersebut.

Contoh

Mari kita terapkan berikut ini Boolean function menggunakan gerbang Threshold tunggal.

$$Y\left ( X_{1},X_{2},X_{3} \right )=\sum m\left ( 0,2,4,6,7 \right )$$

Fungsi Boolean yang diberikan adalah fungsi tiga variabel, yang direpresentasikan dalam bentuk jumlah min. ItuTruth table fungsi ini ditunjukkan di bawah.

Masukan			Keluaran
X1	X2	X3	Y
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

Sekarang, mari kita tambahkan (sertakan) satu kolom lagi ke tabel Kebenaran di atas. Kolom terakhir ini berisi hubungan antaraweighted sums (W) and Threshold nilai (T) untuk setiap kombinasi input.

Masukan			Keluaran	Hubungan antara W & T
X1	X2	X3	Y
0	0	0	1	0 ≥T
0	0	1	0	W 3 <T
0	1	0	1	W 2 ≥ T
0	1	1	0	W 2 + W 3 <T
1	0	0	1	W 1 ≥ T
1	0	1	0	W 1 + W 3 <T
1	1	0	1	W 1 + W 2 ≥ T
1	1	1	1	W 1 + W 2 + W 3 ≥ T

Berikut kesimpulan dari tabel di atas.

• Nilai Ambang harus nol atau negatif berdasarkan relasi pertama.

• Nilai W ₃ harus negatif berdasarkan hubungan pertama dan kedua.

• Nilai W ₁ dan W ₂ harus lebih besar dari atau sama dengan nilai Threshold berdasarkan hubungan kelima dan ketiga.

• W ₂ harus lebih besar dari W ₃ berdasarkan relasi keempat.

Kita dapat memilih nilai bobot dan Ambang berikut berdasarkan kesimpulan di atas.

W ₁ = 2, W ₂ = 1, W ₃ = -4 & T = -1

Itu symbol dari gerbang Threshold dengan nilai di atas ditunjukkan di bawah ini.

Oleh karena itu, gerbang Ambang ini mengimplementasikan yang diberikan Boolean function, $Y\left ( X_{1}, X_{2},X_{3} \right )=\sum m\left ( 0,2,4,6,7 \right )$.

Kami membahas berbagai sirkuit kombinasional di bab-bab sebelumnya. Semua rangkaian ini memiliki satu set output, yang hanya bergantung pada kombinasi input yang ada. Gambar berikut menunjukkanblock diagram rangkaian sekuensial.

Rangkaian sekuensial ini berisi satu set input dan output. Output dari rangkaian sekuensial tidak hanya bergantung pada kombinasi input yang ada tetapi juga pada output sebelumnya. Keluaran sebelumnya tidak lain adalahpresent state. Oleh karena itu, rangkaian sekuensial mengandung rangkaian kombinasional bersama dengan elemen memori (penyimpanan). Beberapa rangkaian sekuensial mungkin tidak berisi rangkaian kombinasional, tetapi hanya elemen memori.

Tabel berikut menunjukkan differences antara rangkaian kombinasional dan rangkaian sekuensial.

Sirkuit Kombinasional	Sirkuit Berurutan
Keluaran hanya bergantung pada masukan saat ini.	Keluaran bergantung pada masukan saat ini dan keadaan saat ini.
Jalur umpan balik tidak ada.	Ada jalur umpan balik.
Elemen memori tidak diperlukan.	Elemen memori diperlukan.
Sinyal jam tidak diperlukan.	Sinyal jam diperlukan.
Mudah didesain.	Sulit untuk didesain.

Jenis Rangkaian Sekuensial

Berikut adalah dua jenis rangkaian sekuensial -

• Sirkuit sekuensial asinkron
• Sirkuit sekuensial sinkron

Sirkuit sekuensial asinkron

Jika beberapa atau semua output dari rangkaian sekuensial tidak berubah (mempengaruhi) sehubungan dengan transisi aktif sinyal clock, maka rangkaian sekuensial itu disebut sebagai Asynchronous sequential circuit. Itu berarti, semua keluaran dari rangkaian sekuensial asinkron tidak berubah (mempengaruhi) pada saat yang bersamaan. Oleh karena itu, sebagian besar keluaran dari rangkaian sekuensial asinkron adalahnot in synchronous dengan hanya sisi positif atau hanya sisi negatif dari sinyal clock.

Sirkuit sekuensial sinkron

Jika semua output dari rangkaian sekuensial berubah (mempengaruhi) sehubungan dengan transisi aktif dari sinyal clock, maka rangkaian sekuensial itu disebut sebagai Synchronous sequential circuit. Itu berarti, semua output dari rangkaian sekuensial sinkron berubah (mempengaruhi) pada saat yang bersamaan. Oleh karena itu, output dari rangkaian sekuensial sinkron adalah sinkron dengan hanya tepi positif atau hanya tepi negatif dari sinyal clock.

Sinyal Jam dan Pemicuan

Pada bagian ini, mari kita bahas tentang sinyal clock dan jenis pemicuan satu per satu.

Sinyal jam

Sinyal jam adalah sinyal periodik dan waktu ON dan waktu OFF tidak harus sama. Kita dapat merepresentasikan sinyal clock sebagai asquare wave, saat waktu ON dan OFF sama. Sinyal jam ini ditunjukkan pada gambar berikut.

Pada gambar di atas, gelombang persegi dianggap sebagai sinyal clock. Sinyal ini tetap pada logika Tinggi (5V) untuk beberapa waktu dan tetap pada logika Rendah (0V) untuk jumlah waktu yang sama. Pola ini berulang dengan beberapa jangka waktu. Dalam hal ini, filetime period akan sama dengan dua kali waktu ON atau dua kali waktu OFF.

Kami dapat mewakili sinyal clock sebagai train of pulses, ketika waktu ON dan waktu OFF tidak sama. Sinyal jam ini ditunjukkan pada gambar berikut.

Pada gambar di atas, rangkaian pulsa dianggap sebagai sinyal clock. Sinyal ini tetap pada logika Tinggi (5V) untuk beberapa waktu dan tetap pada logika Rendah (0V) untuk beberapa waktu lainnya. Pola ini berulang dengan beberapa jangka waktu. Dalam hal ini, filetime period akan sama dengan jumlah waktu ON dan OFF.

Kebalikan dari periode waktu sinyal clock dikenal sebagai frequencydari sinyal jam. Semua rangkaian sekuensial dioperasikan dengan sinyal clock. Jadi, frekuensi di mana rangkaian sekuensial dapat dioperasikan sesuai frekuensi sinyal clock harus dipilih.

Jenis Pemicuan

Berikut adalah dua kemungkinan jenis pemicu yang digunakan dalam rangkaian sekuensial.

• Pemicuan level
• Memicu tepi

Pemicuan level

Ada dua level yaitu logika High dan logika Low pada sinyal clock. Berikut adalah keduanyatypes of level triggering.

• Pemicuan tingkat positif
• Pemicuan tingkat negatif

Jika rangkaian sekuensial dioperasikan dengan sinyal clock saat masuk Logic High, maka jenis pemicuan tersebut dikenal sebagai Positive level triggering. Itu disorot pada gambar di bawah ini.

Jika rangkaian sekuensial dioperasikan dengan sinyal clock saat masuk Logic Low, maka jenis pemicuan tersebut dikenal sebagai Negative level triggering. Itu disorot pada gambar berikut.

Memicu tepi

Ada dua jenis transisi yang terjadi pada sinyal clock. Itu berarti, sinyal clock bertransisi dari Logika Rendah ke Logika Tinggi atau Logika Tinggi ke Logika Rendah.

Berikut adalah keduanya types of edge triggering berdasarkan transisi sinyal clock.

• Pemicu tepi positif
• Pemicuan tepi negatif

Jika rangkaian sekuensial dioperasikan dengan sinyal clock yang bertransisi dari Logic Low ke Logic High, maka jenis pemicuan tersebut dikenal sebagai Positive edge triggering. Ini juga disebut sebagai pemicu tepi naik. Itu ditunjukkan pada gambar berikut.

Jika rangkaian sekuensial dioperasikan dengan sinyal clock yang bertransisi dari Logic High ke Logic Low, maka jenis pemicuan tersebut dikenal sebagai Negative edge triggering. Ini juga disebut sebagai pemicu tepi jatuh. Itu ditunjukkan pada gambar berikut.

Pada bab-bab selanjutnya, kita akan membahas tentang berbagai rangkaian sekuensial berdasarkan jenis pemicuan yang dapat digunakan di dalamnya.

Ada dua jenis elemen memori berdasarkan jenis pemicuan yang cocok untuk mengoperasikannya.

• Latches
• Flip-flops

Latch beroperasi dengan mengaktifkan sinyal, yaitu level sensitive. Padahal, sandal jepit sensitif terhadap tepi. Kami akan membahas tentang sandal jepit di bab selanjutnya. Nah sekarang mari kita bahas tentang SR Latch & D Latch satu persatu.

SR Latch

SR Latch juga disebut sebagai Set Reset Latch. Latch ini mempengaruhi output selama pengaktifan, E dipertahankan pada '1'. Itucircuit diagram SR Latch ditunjukkan pada gambar berikut.

Sirkuit ini memiliki dua input S & R dan dua output Q (t) & Q (t) '. Ituupper NOR gate memiliki dua masukan R & melengkapi keadaan sekarang, Q (t) 'dan menghasilkan keadaan berikutnya, Q (t + 1) saat diaktifkan, E adalah' 1 '.

Demikian pula dengan lower NOR gate memiliki dua input S & keadaan sekarang, Q (t) dan menghasilkan komplemen keadaan berikutnya, Q (t + 1) 'saat diaktifkan, E adalah' 1 '.

Kami tahu bahwa a 2-input NOR gatemenghasilkan keluaran, yang merupakan komplemen dari masukan lain jika salah satu masukannya adalah '0'. Demikian pula, ia menghasilkan keluaran '0', ketika salah satu masukannya adalah '1'.

• Jika S = 1, maka status selanjutnya Q (t + 1) akan sama dengan '1' terlepas dari nilai Q (t) saat ini.

• Jika R = 1, maka status selanjutnya Q (t + 1) akan sama dengan '0' terlepas dari nilai Q (t) saat ini.

Setiap saat, hanya dari dua masukan itu yang harus '1'. Jika kedua masukan adalah '1', maka nilai Q (t + 1) keadaan selanjutnya tidak terdefinisi.

Tabel berikut menunjukkan state table dari kait SR.

S	R	Q (t + 1)
0	0	Q (t)
0	1	0
1	0	1
1	1	-

Oleh karena itu, SR Latch melakukan tiga jenis fungsi seperti Hold, Set & Reset berdasarkan kondisi input.

D Latch

Ada satu kekurangan dari SR Latch. Artinya, nilai status selanjutnya tidak dapat diprediksi jika kedua input S & R adalah satu. Jadi, kita bisa mengatasi kesulitan ini dengan D Latch. Ini juga disebut sebagai Data Latch. Itucircuit diagram dari D Latch ditunjukkan pada gambar berikut.

Sirkuit ini memiliki input D tunggal dan dua output Q (t) & Q (t) '. D Latch didapatkan dari SR Latch dengan menempatkan inverter antara input S amp; & R dan menghubungkan input D ke S. Artinya kita menghilangkan kombinasi S & R yang nilainya sama.

• Jika D = 0 → S = 0 & R = 1, maka status selanjutnya Q (t + 1) akan sama dengan '0' terlepas dari nilai Q (t) saat ini. Ini sesuai dengan baris kedua tabel status SR Latch.

• Jika D = 1 → S = 1 & R = 0, maka status selanjutnya Q (t + 1) akan sama dengan '1' terlepas dari nilai-nilai Q (t) saat ini. Ini sesuai dengan baris ketiga tabel status SR Latch.

Tabel berikut menunjukkan state table dari kait D.

D	Q (t + 1)
0	0
1	1

Oleh karena itu, D Latch Menyimpan informasi yang tersedia pada input data, D. Artinya output D Latch sensitif terhadap perubahan input, D selama fungsinya High.

Dalam bab ini, kami menerapkan berbagai Latch dengan menyediakan kopling silang antara gerbang NOR. Demikian pula, Anda dapat mengimplementasikan Latch ini menggunakan gerbang NAND.

Di bab sebelumnya, kita membahas tentang Latch. Itu adalah bahan penyusun dasar sandal jepit. Kami dapat menerapkan sandal jepit dalam dua metode.

Dalam metode pertama, cascade two latchessedemikian rupa sehingga kait pertama diaktifkan untuk setiap pulsa clock positif dan kait kedua diaktifkan untuk setiap pulsa clock negatif. Sehingga kombinasi kedua latch ini menjadi flip-flop.

Pada metode kedua, kita bisa langsung menerapkan flip-flop, yang sensitif terhadap tepi. Dalam bab ini, mari kita bahas yang berikut iniflip-flops menggunakan metode kedua.

• SR Flip-Flop
• D Flip-Flop
• JK Flip-Flop
• T Flip-Flop

SR Flip-Flop

SR flip-flop beroperasi dengan hanya transisi jam positif atau transisi jam negatif. Sedangkan SR latch beroperasi dengan mengaktifkan sinyal. Itucircuit diagram SR flip-flop ditunjukkan pada gambar berikut.

Sirkuit ini memiliki dua input S & R dan dua output Q (t) & Q (t) '. Pengoperasian SR flipflop mirip dengan SR Latch. Tapi, flip-flop ini mempengaruhi output hanya ketika transisi positif dari sinyal clock diterapkan alih-alih mengaktifkan aktif.

Tabel berikut menunjukkan state table dari SR flip-flop.

S	R	Q (t + 1)
0	0	Q (t)
0	1	0
1	0	1
1	1	-

Di sini, Q (t) & Q (t + 1) masing-masing adalah keadaan sekarang & keadaan berikutnya. Jadi, SR flip-flop dapat digunakan untuk salah satu dari tiga fungsi ini seperti Hold, Reset & Set berdasarkan kondisi input, ketika transisi positif dari sinyal clock diterapkan. Tabel berikut menunjukkancharacteristic table dari SR flip-flop.

Berikan Masukan		Keadaan Sekarang	Status Berikutnya
S	R	Q(t)	Q(t + 1)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	x
1	1	1	x

Dengan menggunakan tiga variabel K-Map, kita bisa mendapatkan ekspresi yang disederhanakan untuk state selanjutnya, Q (t + 1). Ituthree variable K-Map untuk keadaan selanjutnya, Q (t + 1) ditunjukkan pada gambar berikut.

Pengelompokan maksimum yang mungkin dari yang berdekatan sudah ditunjukkan pada gambar. Oleh karena itu,simplified expression untuk keadaan selanjutnya Q (t + 1) adalah

$Q\left ( t+1 \right )=S+{R}'Q\left ( t \right )$

D Flip-Flop

D flip-flop beroperasi dengan hanya transisi jam positif atau transisi jam negatif. Sedangkan D latch beroperasi dengan mengaktifkan sinyal. Itu berarti, output D flip-flop tidak sensitif terhadap perubahan input, D kecuali untuk transisi aktif dari sinyal clock. Itucircuit diagram dari D flip-flop ditunjukkan pada gambar berikut.

Sirkuit ini memiliki input D tunggal dan dua output Q (t) & Q (t) '. Pengoperasian D flip-flop mirip dengan D Latch. Tapi, flip-flop ini mempengaruhi output hanya ketika transisi positif dari sinyal clock diterapkan alih-alih mengaktifkan aktif.

Tabel berikut menunjukkan state table dari D flip-flop.

D	Qt + 1t + 1
0	0
1	1

Oleh karena itu, D flip-flop selalu menyimpan informasi, yang tersedia pada input data, D dari transisi positif sinyal clock sebelumnya. Dari tabel state di atas, kita dapat langsung menuliskan persamaan state berikutnya sebagai

Q (t + 1) = D

Keadaan selanjutnya dari D flip-flop selalu sama dengan input data, D untuk setiap transisi positif dari sinyal clock. Oleh karena itu, D flip-flop dapat digunakan dalam register,shift registers dan beberapa penghitung.

JK Flip-Flop

JK flip-flop adalah versi modifikasi dari SR flip-flop. Ini beroperasi dengan hanya transisi jam positif atau transisi jam negatif. Itucircuit diagram JK flip-flop ditunjukkan pada gambar berikut.

Sirkuit ini memiliki dua input J & K dan dua output Q (t) & Q (t) '. Pengoperasian JK flip-flop mirip dengan SR flip-flop. Di sini, kami menganggap input SR flip-flop sebagaiS = J Q(t)’ dan R = KQ(t) untuk menggunakan SR flip-flop yang dimodifikasi untuk 4 kombinasi input.

Tabel berikut menunjukkan state table dari JK flip-flop.

J	K	Q (t + 1)
0	0	Q (t)
0	1	0
1	0	1
1	1	Q (t) '

Di sini, Q (t) & Q (t + 1) masing-masing adalah keadaan sekarang & keadaan berikutnya. Jadi, JK flip-flop dapat digunakan untuk salah satu dari empat fungsi ini seperti Hold, Reset, Set & Complement of present state berdasarkan kondisi input, ketika transisi positif dari sinyal clock diterapkan. Tabel berikut menunjukkancharacteristic table dari JK flip-flop.

Berikan Masukan		Keadaan Sekarang	Status Berikutnya
J	K	Q(t)	Q(t+1)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

Dengan menggunakan tiga variabel K-Map, kita bisa mendapatkan ekspresi yang disederhanakan untuk state selanjutnya, Q (t + 1). Three variable K-Map untuk keadaan selanjutnya, Q (t + 1) ditunjukkan pada gambar berikut.

Pengelompokan maksimum yang mungkin dari yang berdekatan sudah ditunjukkan pada gambar. Oleh karena itu,simplified expression untuk keadaan selanjutnya Q (t + 1) adalah

$$Q\left ( t+1 \right )=J{Q\left ( t \right )}'+{K}'Q\left ( t \right )$$

T Flip-Flop

T flip-flop adalah versi sederhana dari JK flip-flop. Ini diperoleh dengan menghubungkan input 'T' yang sama ke kedua input JK flip-flop. Ini beroperasi dengan hanya transisi jam positif atau transisi jam negatif. Itucircuit diagram dari T flip-flop ditunjukkan pada gambar berikut.

Sirkuit ini memiliki input tunggal T dan dua output Q (t) & Q (t) '. Pengoperasian T flip-flop sama dengan JK flip-flop. Di sini, kami menganggap input JK flip-flop sebagaiJ = T dan K = Tuntuk memanfaatkan flip-flop JK yang dimodifikasi untuk 2 kombinasi input. Jadi, kami menghilangkan dua kombinasi J & K lainnya, yang kedua nilai tersebut saling melengkapi dalam T flip-flop.

Tabel berikut menunjukkan state table dari T flip-flop.

D	Q (t + 1)
0	Q (t)
1	Q (t) '

Di sini, Q (t) & Q (t + 1) masing-masing adalah keadaan sekarang & keadaan berikutnya. Jadi, T flip-flop dapat digunakan untuk salah satu dari dua fungsi ini seperti Hold, & Complement of present state berdasarkan kondisi input, ketika transisi positif dari sinyal clock diterapkan. Tabel berikut menunjukkancharacteristic table dari T flip-flop.

Masukan	Keadaan Sekarang	Status Berikutnya
T	Q(t)	Q(t + 1)
0	0	0
0	1	1
1	0	1
1	1	0

Dari tabel karakteristik di atas, kita bisa langsung menulis next state equation sebagai

$$Q\left ( t+1 \right )={T}'Q\left ( t \right )+TQ{\left ( t \right )}'$$

$$\Rightarrow Q\left ( t+1 \right )=T\oplus Q\left ( t \right )$$

Output dari T flip-flop selalu berubah untuk setiap transisi positif dari sinyal clock, ketika input T tetap pada logika High (1). Oleh karena itu, T flip-flop dapat digunakan dalam formatcounters.

Dalam bab ini, kami menerapkan berbagai sandal jepit dengan menyediakan kopling silang antara gerbang NOR. Demikian pula, Anda dapat menerapkan sandal jepit ini dengan menggunakan gerbang NAND.

Pada bab sebelumnya telah kita bahas empat flip-flop yaitu SR flip-flop, D flip-flop, JK flip-flop & T flip-flop. Kita dapat mengubah satu flip-flop menjadi tiga flip-flop yang tersisa dengan memasukkan beberapa logika tambahan. Jadi, totalnya ada dua belasflip-flop conversions.

Ikuti ini steps untuk mengonversi satu flip-flop ke yang lain.

• Pertimbangkan characteristic table dari flip-flop yang diinginkan.

• Isi nilai eksitasi (masukan) dari flip-flop yang diberikan untuk setiap kombinasi keadaan sekarang dan keadaan selanjutnya. Ituexcitation table untuk semua sandal jepit ditunjukkan di bawah ini.

Keadaan Sekarang	Status Berikutnya	Input SR flip-flop		D masukan flip-flop	Input flip-flop JK		Masukan T flip-flop
Q(t)	Q(t+1)	S	R	D	J	K	T
0	0	0	x	0	0	x	0
0	1	1	0	1	1	x	1
1	0	0	1	0	x	1	1
1	1	x	0	1	x	0	0

• Ambil simplified expressionsuntuk setiap masukan eksitasi. Jika perlu, gunakan Kmaps untuk mempermudah.

• Gambarlah circuit diagram dari flip-flop yang diinginkan sesuai dengan ekspresi yang disederhanakan menggunakan flip-flop yang diberikan dan gerbang logika yang diperlukan.

Sekarang, mari kita ubah beberapa sandal jepit menjadi yang lain. Ikuti proses yang sama untuk sisa konversi flipflop.

SR Flip-Flop ke Konversi Flip-Flop lainnya

Berikut adalah tiga kemungkinan konversi SR flip-flop ke flip-flop lain.

• SR flip-flop ke D flip-flop
• SR flip-flop ke JK flip-flop
• SR flip-flop ke T flip-flop

Konversi SR flip-flop ke D flip-flop

Disini, flip-flop yang diberikan adalah SR flip-flop dan flip-flop yang diinginkan adalah D flip-flop. Karena itu, pertimbangkan hal berikut inicharacteristic table dari D flip-flop.

D masukan flip-flop	Keadaan Sekarang	Status Berikutnya
D	Q(t)	Q(t + 1)
0	0	0
0	1	0
1	0	1
1	1	1

Kita tahu bahwa SR flip-flop memiliki dua input S & R. Jadi, tuliskan nilai eksitasi SR flip-flop untuk setiap kombinasi nilai keadaan sekarang dan keadaan selanjutnya. Tabel berikut menunjukkan tabel karakteristik D flip-flop bersama denganexcitation inputs dari SR flip-flop.

D masukan flip-flop	Keadaan Sekarang	Status Berikutnya	Input SR flip-flop
D	Q(t)	Q(t + 1)	S	R
0	0	0	0	x
0	1	0	0	1
1	0	1	1	0
1	1	1	x	0

Dari tabel di atas, kita dapat menulis Boolean functions untuk setiap masukan seperti di bawah ini.

$$S=m_{2}+d_{3}$$

$$R=m_{1}+d_{0}$$

Kita bisa menggunakan 2 variabel K-Maps untuk mendapatkan ekspresi yang disederhanakan untuk input ini. Ituk-Maps untuk S & R ditunjukkan di bawah ini.

Jadi, kami mendapat S = D & R = D 'setelah menyederhanakan. Itucircuit diagram dari D flip-flop ditunjukkan pada gambar berikut.

Rangkaian ini terdiri dari SR flip-flop dan inverter. Inverter ini menghasilkan satu keluaran, yang merupakan komplemen dari masukan, D. Jadi, rangkaian keseluruhan memiliki masukan tunggal, D dan dua keluaran Q (t) & Q (t) '. Oleh karena itu, ini adalah aD flip-flop. Demikian pula, Anda dapat melakukan dua konversi lainnya.

D Flip-Flop ke Konversi Flip-Flop lainnya

Berikut adalah tiga kemungkinan konversi sandal jepit D ke sandal jepit lainnya.

• D flip-flop ke T flip-flop
• D flip-flop ke SR flip-flop
• D flip-flop ke JK flip-flop

Konversi D flip-flop ke T flip-flop

Disini, flip-flop yang diberikan adalah D flip-flop dan flip-flop yang diinginkan adalah T flip-flop. Karena itu, pertimbangkan hal berikut inicharacteristic table dari T flip-flop.

Masukan T flip-flop	Keadaan Sekarang	Status Berikutnya
T	Q(t)	Q(t + 1)
0	0	0
0	1	1
1	0	1
1	1	0

Kita tahu bahwa D flip-flop memiliki satu input D. Jadi, tuliskan nilai eksitasi D flip-flop untuk setiap kombinasi nilai keadaan sekarang dan keadaan selanjutnya. Tabel berikut menunjukkan tabel karakteristik T flip-flop bersama denganexcitation input dari D flip-flop.

Masukan T flip-flop	Keadaan Sekarang	Status Berikutnya	D masukan flip-flop
T	Q(t)	Q(t + 1)	D
0	0	0	0
0	1	1	1
1	0	1	1
1	1	0	0

Dari tabel di atas, kita bisa langsung menulis Boolean function dari D seperti di bawah ini.

$$D=T\oplus Q\left ( t \right )$$

Jadi, kami membutuhkan dua input gerbang Exclusive-OR bersama dengan D flip-flop. Itucircuit diagram dari T flip-flop ditunjukkan pada gambar berikut.

Sirkuit ini terdiri dari D flip-flop dan gerbang Exclusive-OR. Gerbang Exclusive-OR ini menghasilkan keluaran, yaitu Ex-OR dari T dan Q (t). Jadi, keseluruhan rangkaian memiliki masukan tunggal, T dan dua keluaran Q (t) & Q (t) '. Oleh karena itu, ini adalah aT flip-flop. Demikian pula, Anda dapat melakukan dua konversi lainnya.

JK Flip-Flop ke Konversi Flip-Flop lainnya

Berikut adalah tiga kemungkinan konversi sandal jepit JK ke sandal jepit lainnya.

• JK flip-flop ke T flip-flop
• JK flip-flop ke D flip-flop
• JK flip-flop ke SR flip-flop

Konversi JK flip-flop ke T flip-flop

Disini, flip-flop yang diberikan adalah JK flip-flop dan flip-flop yang diinginkan adalah T flip-flop. Karena itu, pertimbangkan hal berikut inicharacteristic table dari T flip-flop.

Masukan T flip-flop	Keadaan Sekarang	Status Berikutnya
T	Q(t)	Q(t + 1)
0	0	0
0	1	1
1	0	1
1	1	0

Kita tahu bahwa JK flip-flop memiliki dua input J & K. Jadi, tuliskan nilai eksitasi JK flip-flop untuk setiap kombinasi nilai keadaan sekarang dan keadaan selanjutnya. Tabel berikut menunjukkan tabel karakteristik T flip-flop bersama denganexcitation inputs dari JK flipflop.

Masukan T flip-flop	Keadaan Sekarang	Status Berikutnya	Input flip-flop JK
T	Q(t)	Q(t + 1)	J	K
0	0	0	0	x
0	1	1	x	0
1	0	1	1	x
1	1	0	x	1

Dari tabel di atas, kita dapat menulis Boolean functions untuk setiap masukan seperti di bawah ini.

$$J=m_{2}+d_{1}+d_{3}$$

$$K=m_{3}+d_{0}+d_{2}$$

Kita bisa menggunakan 2 variabel K-Maps untuk mendapatkan ekspresi yang disederhanakan untuk dua input ini. Ituk-Maps untuk J & K ditampilkan di bawah ini.

Jadi, kami mendapatkan, J = T & K = T setelah menyederhanakan. Itucircuit diagram dari T flip-flop ditunjukkan pada gambar berikut.

Sirkuit ini hanya terdiri dari JK flip-flop. Tidak membutuhkan gerbang lain. Hubungkan saja input T yang sama ke kedua J & K. Jadi, keseluruhan rangkaian memiliki input tunggal, T dan dua output Q (t) & Q (t) '. Oleh karena itu, ini adalah aT flip-flop. Demikian pula, Anda dapat melakukan dua konversi lainnya.

T Flip-Flop ke Konversi Flip-Flop lainnya

Berikut adalah tiga kemungkinan konversi T flip-flop ke flip-flop lain.

• T flip-flop ke D flip-flop
• T flip-flop ke SR flip-flop
• T flip-flop ke JK flip-flop

T flip-flop ke D. konversi flip-flop

Disini, flip-flop yang diberikan adalah T flip-flop dan flip-flop yang diinginkan adalah D flip-flop. Oleh karena itu, pertimbangkan tabel karakteristik D flip-flop dan tuliskan nilai eksitasi T flip-flop untuk setiap kombinasi nilai keadaan sekarang dan keadaan selanjutnya. Tabel berikut menunjukkancharacteristic table dari D flip-flop bersama dengan excitation input dari T flip-flop.

D masukan flip-flop	Keadaan Sekarang	Status Berikutnya	Masukan T flip-flop
D	Q(t)	Q(t + 1)	T
0	0	0	0
0	1	0	1
1	0	1	1
1	1	1	0

Dari tabel di atas, kita bisa langsung menuliskan fungsi Boolean dari T seperti di bawah ini.

$$T=D\oplus Q\left ( t \right )$$

Jadi, kami membutuhkan dua input gerbang Exclusive-OR bersama dengan T flip-flop. Itucircuit diagram dari D flip-flop ditunjukkan pada gambar berikut.

Sirkuit ini terdiri dari T flip-flop dan gerbang Exclusive-OR. Gerbang Exclusive-OR ini menghasilkan keluaran, yaitu Ex-OR dari D dan Q (t). Jadi, keseluruhan rangkaian memiliki masukan tunggal, D dan dua keluaran Q (t) & Q (t) '. Oleh karena itu, ini adalah aD flip-flop. Demikian pula, Anda dapat melakukan dua konversi lainnya.

Kita tahu bahwa satu flip-flop dapat menyimpan satu bit informasi. Untuk menyimpan banyak bit informasi, kami memerlukan banyak sandal jepit. Kelompok sandal jepit, yang digunakan untuk menyimpan (menyimpan) data biner dikenal sebagairegister.

Jika register mampu menggeser bit baik ke sisi kanan atau ke sisi kiri dikenal sebagai shift register. Register geser bit 'N' berisi sandal jepit 'N'. Berikut adalah empat jenis register geser berdasarkan penerapan input dan akses output.

• Serial Masuk - Register geser Serial Keluar
• Register geser Serial Masuk - Keluar Paralel
• Register geser Paralel Masuk - Keluar Serial
• Register geser Paralel Masuk - Keluar Paralel

Serial Masuk - Serial Keluar (SISO) Register Geser

Register geser, yang memungkinkan input serial dan menghasilkan output serial dikenal sebagai Serial In - Serial Out (SISO)register geser. Itublock diagram register geser SISO 3-bit ditunjukkan pada gambar berikut.

Diagram blok ini terdiri dari tiga D sandal jepit yaitu cascaded. Artinya, keluaran satu D flip-flop dihubungkan sebagai masukan D flip-flop berikutnya. Semua sandal jepit ini sinkron satu sama lain karena, sinyal clock yang sama diterapkan ke masing-masing.

Dalam register geser ini, kita dapat mengirim bit secara serial dari input D flip-flop paling kiri. Oleh karena itu, masukan ini juga disebut sebagaiserial input. Untuk setiap pemicu tepi positif sinyal jam, data bergeser dari satu tahap ke tahap berikutnya. Jadi, kita dapat menerima bit secara serial dari keluaran paling kanan D flip-flop. Oleh karena itu, keluaran ini juga disebut sebagaiserial output.

Contoh

Mari kita lihat cara kerja register geser SISO 3-bit dengan mengirimkan informasi biner “011” dari LSB ke MSB secara serial di input.

Asumsikan, status awal sandal jepit D dari paling kiri ke paling kanan adalah $Q_{2}Q_{1}Q_{0}=000$. Kami dapat memahamiworking of 3-bit SISO shift register dari tabel berikut.

Tidak ada tepi positif Jam	Masukan Serial	Pertanyaan 2	Pertanyaan 1	Q 0
0	-	0	0	0
1	1 (LSB)	1	0	0
2	1	1	1	0
3	0 (MSB)	0	1	1 (LSB)
4	-	-	0	1
5	-	-	-	0 (MSB)

Status awal dari D flip-flop tanpa adanya sinyal clock adalah $Q_{2}Q_{1}Q_{0}=000$. Di sini, keluaran serial berasal$Q_{0}$. Jadi, LSB (1) diterima pada 3 ^rd tepi positif clock dan MSB (0) diterima pada 5 ^th tepi positif jam.

Oleh karena itu, register geser SISO 3-bit memerlukan lima pulsa clock untuk menghasilkan keluaran yang valid. Demikian pula denganN-bit SISO shift register membutuhkan 2N-1 pulsa clock untuk menggeser informasi bit 'N'.

Serial In - Parallel Out (SIPO) Shift Register

Register geser, yang memungkinkan input serial dan menghasilkan output paralel dikenal sebagai Serial In - Parallel Out (SIPO)register geser. Itublock diagram dari register geser SIPO 3-bit ditunjukkan pada gambar berikut.

Sirkuit ini terdiri dari tiga sandal jepit D yang bertingkat. Artinya, keluaran satu D flip-flop dihubungkan sebagai masukan D flip-flop berikutnya. Semua sandal jepit ini sinkron satu sama lain karena, sinyal clock yang sama diterapkan ke masing-masing.

Dalam register geser ini, kita dapat mengirim bit secara serial dari input D flip-flop paling kiri. Oleh karena itu, masukan ini juga disebut sebagaiserial input. Untuk setiap pemicu tepi positif sinyal jam, data bergeser dari satu tahap ke tahap berikutnya. Dalam hal ini, kita dapat mengakses output dari setiap flip-flop D secara paralel. Jadi, kita akan mendapatkannyaparallel outputs dari register geser ini.

Contoh

Mari kita lihat cara kerja register geser SIPO 3-bit dengan mengirimkan informasi biner “011” dari LSB ke MSB secara serial di input.

Asumsikan, status awal sandal jepit D dari paling kiri ke paling kanan adalah $Q_{2}Q_{1}Q_{0}=000$. Sini,$Q_{2}$ & $Q_{0}$adalah MSB & LSB. Kami dapat memahamiworking of 3-bit SIPO shift register dari tabel berikut.

Tidak ada tepi positif Jam	Masukan Serial	K 2 (MSB)	Pertanyaan 1	Q 0 (LSB)
0	-	0	0	0
1	1 (LSB)	1	0	0
2	1	1	1	0
3	0 (MSB)	0	1	1

Status awal dari D flip-flop tanpa adanya sinyal clock adalah $Q_{2}Q_{1}Q_{0}=000$. Informasi biner“011” diperoleh secara paralel pada output D flip-flop untuk tepi positif ketiga jam.

Jadi, register geser SIPO 3-bit membutuhkan tiga pulsa clock untuk menghasilkan output yang valid. Demikian pula denganN-bit SIPO shift register membutuhkan N pulsa clock untuk menggeser informasi bit 'N'.

Register Geser Paralel Masuk - Keluar (PISO)

Register geser, yang memungkinkan input paralel dan menghasilkan output serial dikenal sebagai Parallel In - Serial Out (PISO)register geser. Itublock diagram dari register geser PISO 3-bit ditunjukkan pada gambar berikut.

Sirkuit ini terdiri dari tiga sandal jepit D yang bertingkat. Artinya, keluaran satu D flip-flop dihubungkan sebagai masukan D flip-flop berikutnya. Semua sandal jepit ini sinkron satu sama lain karena, sinyal clock yang sama diterapkan ke masing-masing.

Di register geser ini, kita bisa menerapkan parallel inputske setiap D flip-flop dengan membuat Preset Enable menjadi 1. Untuk setiap edge positif yang memicu sinyal clock, data bergeser dari satu tahap ke tahap berikutnya. Jadi, kami akan mendapatkanserial output dari flip-flop paling kanan.

Contoh

Mari kita lihat cara kerja register geser PISO 3-bit dengan menerapkan informasi biner “011” secara paralel melalui input preset.

Karena input preset diterapkan sebelum tepi positif Jam, status awal sandal jepit D dari paling kiri ke paling kanan akan menjadi $Q_{2}Q_{1}Q_{0}=011$. Kami dapat memahamiworking of 3-bit PISO shift register dari tabel berikut.

Tidak ada tepi positif Jam	Pertanyaan 2	Pertanyaan 1	Q 0
0	0	1	1 (LSB)
1	-	0	1
2	-	-	0 (LSB)

Di sini, keluaran serial berasal $Q_{0}$. Jadi, LSB (1) diterima sebelum menerapkan tepi positif clock dan MSB (0) diterima pada 2 ^nd tepi positif jam.

Oleh karena itu, register geser PISO 3-bit memerlukan dua pulsa clock untuk menghasilkan keluaran yang valid. Demikian pula denganN-bit PISO shift register membutuhkan N-1 pulsa clock untuk menggeser informasi bit 'N'.

Register Geser Paralel Masuk - Keluar Paralel (PIPO)

Register geser, yang memungkinkan input paralel dan menghasilkan output paralel dikenal sebagai Parallel In - Parallel Out (PIPO)register geser. Itublock diagram dari register geser PIPO 3-bit ditunjukkan pada gambar berikut.

Sirkuit ini terdiri dari tiga sandal jepit D yang bertingkat. Artinya, keluaran satu D flip-flop dihubungkan sebagai masukan D flip-flop berikutnya. Semua sandal jepit ini sinkron satu sama lain karena, sinyal clock yang sama diterapkan ke masing-masing.

Di register geser ini, kita bisa menerapkan parallel inputske setiap D flip-flop dengan membuat Preset Enable menjadi 1. Kita dapat menerapkan input paralel melalui preset atau clear. Keduanya adalah input asinkron. Artinya, sandal jepit menghasilkan keluaran yang sesuai, berdasarkan nilai masukan asinkron. Dalam hal ini, efek keluaran tidak bergantung pada transisi jam. Jadi, kami akan mendapatkanparallel outputs dari setiap D flip-flop.

Contoh

Mari kita lihat cara kerja register geser PIPO 3-bit dengan menerapkan informasi biner “011” secara paralel melalui input preset.

Karena input preset diterapkan sebelum tepi positif Jam, status awal sandal jepit D dari paling kiri ke paling kanan akan menjadi $Q_{2}Q_{1}Q_{0}=011$. Jadi, informasi biner“011” diperoleh secara paralel pada output D flip-flop sebelum menerapkan tepi positif jam.

Oleh karena itu, register geser PIPO 3-bit memerlukan pulsa clock nol untuk menghasilkan keluaran yang valid. Demikian pula denganN-bit PIPO shift register tidak memerlukan pulsa clock untuk menggeser informasi bit 'N'.

Pada bab sebelumnya, kita telah membahas empat jenis register geser. Berdasarkan kebutuhan, kita dapat menggunakan salah satu register geser tersebut. Berikut adalah aplikasi register geser.

• Register geser digunakan sebagai Parallel to serial converter, yang mengubah data paralel menjadi data serial. Ini digunakan di bagian pemancar setelah blok Analog to Digital Converter (ADC).

• Register geser digunakan sebagai Serial to parallel converter, yang mengubah data serial menjadi data paralel. Ini digunakan di bagian penerima sebelum blok Digital to Analog Converter (DAC).

• Register geser bersama dengan beberapa gerbang tambahan menghasilkan urutan nol dan satu. Oleh karena itu, digunakan sebagaisequence generator.

• Register geser juga digunakan sebagai counters. Ada dua jenis penghitung berdasarkan jenis keluaran paling kanan dari D flip-flop yang terhubung ke masukan serial. Itu adalah penghitung Ring dan penghitung Johnson Ring.

Pada bab ini, mari kita bahas tentang dua penghitung ini satu per satu.

Penghitung Dering

Pada bab sebelumnya, kita telah membahas pengoperasian Serial In - Parallel Out (SIPO)register geser. Ini menerima data dari luar dalam bentuk serial dan membutuhkan pulsa jam 'N' untuk menggeser data bit 'N'.

Demikian pula, ‘N’ bit Ring countermelakukan operasi serupa. Namun, satu-satunya perbedaan adalah bahwa output dari flip-flop D paling kanan diberikan sebagai input dari flip-flop D paling kiri daripada menerapkan data dari luar. Oleh karena itu, Penghitung cincin menghasilkan urutan keadaan (pola nol dan satu) dan berulang untuk setiap‘N’ clock cycles.

Itu block diagram dari Penghitung cincin 3-bit ditunjukkan pada gambar berikut.

Penghitung Dering 3-bit hanya berisi register geser SIPO 3-bit. Output dari flip-flop D paling kanan terhubung ke input serial flip-flop D paling kiri.

Asumsikan, status awal sandal jepit D dari paling kiri ke paling kanan adalah $Q_{2}Q_{1}Q_{0}=001$. Sini,$Q_{2}$ & $Q_{0}$adalah MSB & LSB. Kami dapat memahamiworking of Ring counter dari tabel berikut.

Tidak ada tepi positif Jam	Masukan Serial = Q 0	K 2 (MSB)	Pertanyaan 1	Q 0 (LSB)
0	-	0	0	1
1	1	1	0	0
2	0	0	1	0
3	0	0	0	1

Status awal dari D flip-flop tanpa adanya sinyal clock adalah $Q_{2}Q_{1}Q_{0}=001$. Status ini berulang untuk setiap tiga transisi tepi positif dari sinyal clock.

Oleh karena itu berikut ini operations berlangsung untuk setiap tepi positif dari sinyal clock.

• Input serial dari D flip-flop pertama mendapatkan output sebelumnya dari flip-flop ketiga. Jadi, keluaran sekarang dari D flip-flop pertama sama dengan keluaran sebelumnya dari flip-flop ketiga.

• Output sebelumnya dari sandal jepit D pertama dan kedua bergeser ke kanan sebesar satu bit. Artinya, keluaran saat ini dari sandal jepit D kedua dan ketiga sama dengan keluaran sebelumnya dari sandal jepit D pertama dan kedua.

Penghitung Cincin Johnson

Pengoperasian Johnson Ring countermirip dengan Ring counter. Tetapi, satu-satunya perbedaan adalah bahwa output yang dilengkapi dari flip-flop D paling kanan diberikan sebagai input dari flip-flop D paling kiri daripada output normal. Oleh karena itu, penghitung Cincin Johnson 'N' bit menghasilkan urutan keadaan (pola nol dan satu) dan berulang untuk setiap‘2N’ clock cycles.

Penghitung Johnson Ring juga disebut sebagai Twisted Ring counterdan beralih penghitung cincin ekor. Itublock diagram dari penghitung Johnson Ring 3-bit ditunjukkan pada gambar berikut.

Penghitung Johnson Ring 3-bit juga hanya berisi register geser SIPO 3-bit. Keluaran lengkap dari flip-flop D paling kanan terhubung ke masukan serial dari flip-flop paling kiri.

Asumsikan, awalnya semua sandal jepit D dibersihkan. Begitu,$Q_{2}Q_{1}Q_{0}=000$. Sini,$Q_{2}$ & $Q_{0}$adalah MSB & LSB. Kami dapat memahamiworking penghitung Johnson Ring dari tabel berikut.

Tidak ada tepi positif Jam	Masukan Serial = Q 0	K 2 (MSB)	Pertanyaan 1	Q 0 (LSB)
0	-	0	0	0
1	1	1	0	0
2	1	1	1	0
3	1	1	1	1
4	0	0	1	1
5	0	0	0	1
6	0	0	0	0

Status awal dari D flip-flop tanpa adanya sinyal clock adalah $Q_{2}Q_{1}Q_{0}=000$. Status ini berulang untuk setiap enam transisi tepi positif dari sinyal clock.

Oleh karena itu berikut ini operations berlangsung untuk setiap tepi positif dari sinyal clock.

• Input serial dari D flip-flop pertama mendapatkan output sebelumnya dari flip-flop ketiga. Jadi, keluaran saat ini dari D flip-flop pertama sama dengan keluaran sebelumnya dari flip-flop ketiga.

• Output sebelumnya dari sandal jepit D pertama dan kedua bergeser ke kanan sebesar satu bit. Artinya, keluaran saat ini dari sandal jepit D kedua dan ketiga sama dengan keluaran sebelumnya dari sandal jepit D pertama dan kedua.

Dalam dua bab sebelumnya, kita membahas berbagai register geser & counters using D flipflops. Sekarang, mari kita bahas berbagai counter menggunakan sandal jepit T. Kita tahu bahwa T flip-flop mengubah output baik untuk setiap tepi positif sinyal clock atau tepi negatif sinyal clock.

Penghitung biner bit 'N' terdiri dari sandal jepit 'N' T. Jika penghitung menghitung dari 0 hingga 2 - 1, maka ini disebut biner up counter. Begitu pula jika penghitung mundur dari 2 - 1 sampai 0, maka ini disebut biner down counter.

Ada dua types of counters berdasarkan sandal jepit yang terhubung secara sinkron atau tidak.

• Penghitung asinkron
• Penghitung sinkron

Penghitung Asinkron

Jika flip-flop tidak menerima sinyal clock yang sama, maka penghitung itu disebut sebagai Asynchronous counter. Output dari jam sistem diterapkan sebagai sinyal clock hanya untuk flip-flop pertama. Flip-flop yang tersisa menerima sinyal clock dari output flip-flop tahap sebelumnya. Oleh karena itu, keluaran dari semua sandal jepit tidak berubah (mempengaruhi) pada saat yang bersamaan.

Nah, mari kita bahas dua counter berikut satu per satu.

• Penghitung up Biner Asinkron
• Penghitung bawah Biner Asinkron

Penghitung Binary Up Asinkron

Sebuah 'N' bit Asynchronous binary up counter terdiri dari 'N' T flip-flop. Ini dihitung dari 0 hingga 2 - 1. Itu block diagram dari 3-bit Asynchronous binary up counter ditampilkan pada gambar berikut.

Pencacah biner Asinkron 3-bit berisi tiga sandal jepit T dan input-T dari semua sandal jepit terhubung ke '1'. Semua sandal jepit ini dipicu oleh tepi negatif tetapi hasilnya berubah secara tidak sinkron. Sinyal clock langsung diterapkan ke T flip-flop pertama. Jadi, output dari T flip-flop pertamatoggles untuk setiap tepi negatif dari sinyal clock.

Output dari T flip-flop pertama diterapkan sebagai sinyal clock untuk T flip-flop kedua. Jadi, output dari T flip-flop kedua beralih untuk setiap tepi negatif output dari T flip-flop pertama. Demikian pula, output dari flip-flop T ketiga untuk setiap tepi negatif output dari flip-flop T kedua, karena output dari flip-flop T kedua bertindak sebagai sinyal clock untuk T flip-flop ketiga.

Asumsikan status awal T sandal jepit dari paling kanan ke paling kiri adalah $Q_{2}Q_{1}Q_{0}=000$. Sini,$Q_{2}$ & $Q_{0}$adalah MSB & LSB. Kami dapat memahamiworking dari penghitung biner asinkron 3-bit dari tabel berikut.

Tidak ada tepi negatif Jam	Q 0 (LSB)	Pertanyaan 1	K 2 (MSB)
0	0	0	0
1	1	0	0
2	0	1	0
3	1	1	0
4	0	0	1
5	1	0	1
6	0	1	1
7	1	1	1

Sini $Q_{0}$ toggled untuk setiap tepi negatif sinyal clock. $Q_{1}$ toggled untuk setiap $Q_{0}$yang berubah dari 1 menjadi 0, jika tidak tetap dalam keadaan sebelumnya. Demikian pula,$Q_{2}$ toggled untuk setiap $Q_{1}$ yang berubah dari 1 menjadi 0, jika tidak tetap dalam keadaan sebelumnya.

Status awal T flip-flop tanpa adanya sinyal clock adalah $Q_{2}Q_{1}Q_{0}=000$. Ini bertambah satu untuk setiap tepi negatif sinyal clock dan mencapai nilai maksimum pada tepi negatif ^ke- 7 sinyal clock. Pola ini berulang ketika tepi negatif lebih lanjut dari sinyal clock diterapkan.

Penghitung Bawah Biner Asinkron

Sebuah 'N' bit Asynchronous binary down counter terdiri dari 'N' T flip-flop. Ini dihitung dari 2 - 1 sampai 0. Itu block diagram dari 3-bit Asynchronous binary down counter ditampilkan pada gambar berikut.

Diagram blok penghitung bawah biner Asinkron 3-bit mirip dengan diagram blok penghitung biner Asinkron 3-bit ke atas. Tapi, satu-satunya perbedaan adalah bahwa alih-alih menghubungkan output normal dari satu tahap flip-flop sebagai sinyal clock untuk flip-flop tahap berikutnya, hubungkancomplemented outputsdari satu tahap flip-flop sebagai sinyal clock untuk flip-flop tahap berikutnya. Keluaran komplemen dari 1 ke 0 sama dengan keluaran normal dari 0 ke 1.

Asumsikan status awal T sandal jepit dari paling kanan ke paling kiri adalah $Q_{2}Q_{1}Q_{0}=000$. Sini,$Q_{2}$ & $Q_{0}$adalah MSB & LSB. Kami dapat memahamiworking dari 3-bit asynchronous binary down counter dari tabel berikut.

Tidak ada tepi negatif Jam	Q 0 (LSB)	Pertanyaan 1	K 2 (MSB)
0	0	0	0
1	1	1	1
2	0	1	1
3	1	0	1
4	0	0	1
5	1	1	0
6	0	1	0
7	1	0	0

Sini $Q_{0}$ toggled untuk setiap tepi negatif sinyal clock. $Q_{1}$ toggled untuk setiap $Q_{0}$yang berubah dari 0 ke 1, jika tidak tetap dalam keadaan sebelumnya. Demikian pula,$Q_{2}$ toggled untuk setiap $Q_{1}$ yang berubah dari 0 ke 1, jika tidak tetap dalam keadaan sebelumnya.

Status awal T flip-flop tanpa adanya sinyal clock adalah $Q_{2}Q_{1}Q_{0}=000$. Ini berkurang satu untuk setiap tepi negatif sinyal clock dan mencapai nilai yang sama pada tepi negatif ^ke- 8 sinyal clock. Pola ini berulang ketika tepi negatif lebih lanjut dari sinyal clock diterapkan.

Penghitung Sinkron

Jika semua flip-flop menerima sinyal clock yang sama, maka penghitung itu disebut sebagai Synchronous counter. Oleh karena itu, keluaran dari semua sandal jepit berubah (mempengaruhi) pada saat yang bersamaan.

Nah, mari kita bahas dua counter berikut satu per satu.

• Penghitung up biner sinkron
• Penghitung bawah Synchronous Binary

Penghitung Binary Up Sinkron

Sebuah 'N' bit Synchronous binary up counter terdiri dari 'N' T flip-flop. Ini dihitung dari 0 hingga 2 - 1. Itu block diagram dari 3-bit Synchronous binary up counter ditampilkan pada gambar berikut.

Pencacah atas biner Sinkron 3-bit berisi tiga T flip-flop & satu gerbang AND 2-masukan. Semua sandal jepit ini dipicu oleh tepi negatif dan keluaran dari sandal jepit berubah (mempengaruhi) secara serempak. Input T dari sandal jepit pertama, kedua dan ketiga adalah 1,$Q_{0}$ & $Q_{1}Q_{0}$ masing-masing.

Output dari T flip-flop pertama togglesuntuk setiap tepi negatif dari sinyal clock. Output dari kedua T flip-flop beralih untuk setiap tepi negatif dari sinyal clock jika$Q_{0}$ adalah 1. Output dari ketiga T flip-flop toggles untuk setiap tepi negatif dari sinyal clock jika keduanya $Q_{0}$ & $Q_{1}$ adalah 1.

Penghitung Bawah Biner Sinkron

Sebuah 'N' bit Synchronous binary down counter terdiri dari 'N' T flip-flop. Ini dihitung dari 2 - 1 sampai 0. Itu block diagram dari 3-bit Synchronous binary down counter ditampilkan pada gambar berikut.

Pencacah turun biner Sinkron 3-bit berisi tiga T flip-flop & satu gerbang AND 2-masukan. Semua sandal jepit ini dipicu oleh tepi negatif dan keluaran dari sandal jepit berubah (mempengaruhi) secara serempak. Input T dari sandal jepit pertama, kedua dan ketiga adalah 1,${Q_{0}}'$ & ' ${Q_{1}}'$${Q_ {0}} '$ masing-masing.

Output dari T flip-flop pertama togglesuntuk setiap tepi negatif dari sinyal clock. Output dari T flip-flop kedua beralih untuk setiap tepi negatif sinyal clock jika $ {Q_ {0}} '$ is 1. The output of third T flip-flop toggles for every negative edge of clock signal if both ${Q_ {1}} '$ & ${Q_ {0}} '$ adalah 1.

Kita tahu bahwa rangkaian sekuensial sinkron mengubah (mempengaruhi) statusnya untuk setiap transisi positif (atau negatif) dari sinyal clock berdasarkan input. Jadi, perilaku rangkaian sekuensial sinkron ini dapat direpresentasikan dalam bentuk grafik dan dikenal sebagaistate diagram.

Sirkuit sekuensial sinkron juga disebut sebagai Finite State Machine(FSM), jika memiliki jumlah negara bagian yang terbatas. Ada dua jenis FSM.

• Mesin Negara Mealy
• Mesin Negara Bagian Moore

Sekarang, mari kita bahas tentang dua mesin status ini satu per satu.

Mesin Negara Mealy

Mesin Keadaan Hingga dikatakan mesin keadaan Mealy, jika keluaran bergantung pada masukan saat ini & keadaan saat ini. Itublock diagram dari mesin negara Mealy ditunjukkan pada gambar berikut.

Seperti yang ditunjukkan pada gambar, ada dua bagian yang ada di mesin status Mealy. Itu adalah logika dan memori kombinasional. Memori berguna untuk menyediakan sebagian atau sebagian dari keluaran sebelumnya(present states) sebagai masukan dari logika kombinasional.

Jadi, berdasarkan input sekarang dan status sekarang, mesin status Mealy menghasilkan output. Oleh karena itu, keluaran hanya akan berlaku pada transisi positif (atau negatif) dari sinyal clock.

Itu state diagram dari mesin negara Mealy ditunjukkan pada gambar berikut.

Pada gambar di atas, ada tiga keadaan, yaitu A, B & C. Keadaan ini diberi label di dalam lingkaran & setiap lingkaran sesuai dengan satu keadaan. Transisi antara negara bagian ini diwakili dengan garis berarah. Di sini, 0/0, 1/0 & 1/1 menunjukkaninput / output. Pada gambar di atas, terdapat dua transisi dari tiap state berdasarkan nilai input x.

Secara umum, jumlah status yang diperlukan dalam mesin status Mealy kurang dari atau sama dengan jumlah status yang diperlukan dalam mesin status Moore. Ada mesin negara bagian Moore yang setara untuk setiap mesin keadaan Mealy.

Mesin Negara Bagian Moore

Mesin Keadaan Hingga dikatakan mesin keadaan Moore, jika keluaran hanya bergantung pada keadaan sekarang. Itublock diagram dari mesin negara Moore ditunjukkan pada gambar berikut.

Seperti yang ditunjukkan pada gambar, ada dua bagian yang ada di mesin negara bagian Moore. Itu adalah logika dan memori kombinasional. Dalam hal ini, input sekarang dan status saat ini menentukan status selanjutnya. Jadi, berdasarkan status berikutnya, mesin negara bagian Moore menghasilkan output. Oleh karena itu, keluaran hanya akan berlaku setelah transisi keadaan.

Itu state diagram dari mesin negara Moore ditunjukkan pada gambar berikut.

Pada gambar di atas, ada empat status, yaitu A, B, C & D. Keadaan ini dan keluaran masing-masing diberi label di dalam lingkaran. Di sini, hanya nilai input yang diberi label pada setiap transisi. Pada gambar di atas, terdapat dua transisi dari tiap state berdasarkan nilai input x.

Secara umum, jumlah status yang diperlukan dalam mesin status Moore lebih dari atau sama dengan jumlah status yang diperlukan dalam mesin status Mealy. Ada mesin status Mealy yang setara untuk setiap mesin negara bagian Moore. Jadi, berdasarkan kebutuhan kita bisa menggunakan salah satunya.

Setiap digital systemdapat dipartisi menjadi dua bagian. Itu adalah sirkuit jalur data (digital) dan sirkuit kontrol. Rangkaian jalur data menjalankan fungsi seperti menyimpan informasi biner (data) dan transfer data dari satu sistem ke sistem lainnya. Padahal, rangkaian kontrol menentukan aliran operasi rangkaian digital.

Sulit untuk mendeskripsikan perilaku mesin status besar menggunakan diagram status. Untuk mengatasi kesulitan ini, grafik Algorithmic State Machine (ASM) dapat digunakan.ASM chartsmirip dengan diagram alir. Mereka digunakan untuk mewakili aliran tugas yang akan dilakukan oleh sirkuit jalur data dan sirkuit kontrol.

Komponen Dasar grafik ASM

Berikut adalah tiga komponen dasar bagan ASM.

• Kotak negara
• Kotak keputusan
• Kotak keluaran bersyarat

Kotak negara

Kotak negara direpresentasikan dalam bentuk persegi panjang. Setiap kotak keadaan mewakili satu keadaan rangkaian sekuensial. Itusymbol kotak negara ditunjukkan pada gambar berikut.

Itu memiliki satu titik masuk dan satu titik keluar. Nama negara ditempatkan di sebelah kiri kotak negara bagian. Output tak bersyarat yang sesuai dengan keadaan itu dapat ditempatkan di dalam kotak keadaan.Moore keluaran mesin negara juga dapat ditempatkan di dalam kotak keadaan.

Kotak keputusan

Kotak keputusan direpresentasikan dalam bentuk berlian. Itusymbol dari kotak keputusan ditunjukkan pada gambar berikut.

Itu memiliki satu titik masuk dan dua jalur keluar. Input atau ekspresi Boolean dapat ditempatkan di dalam kotak keputusan, yang akan diperiksa apakah benar atau salah. Jika kondisinya benar, maka itu akan memilih jalur1. Jika tidak, ia akan memilih jalur2.

Kotak keluaran bersyarat

Kotak keluaran bersyarat direpresentasikan dalam bentuk oval. Itusymbol kotak keluaran bersyarat ditunjukkan pada gambar berikut.

Ia juga memiliki satu titik masuk dan satu titik keluar yang mirip dengan kotak negara. Output bersyarat dapat ditempatkan di dalam kotak status. Secara umum,Mealykeluaran mesin negara direpresentasikan di dalam kotak keluaran bersyarat. Jadi, berdasarkan kebutuhan, kita dapat menggunakan komponen di atas dengan baik untuk menggambar grafik ASM.