วงจรผสมแบบดิจิทัล

Combinational circuitsประกอบด้วยลอจิกเกต วงจรเหล่านี้ทำงานด้วยค่าไบนารี เอาต์พุตของวงจรรวมขึ้นอยู่กับการรวมกันของอินพุตปัจจุบัน รูปต่อไปนี้แสดงไฟล์block diagram ของวงจรผสม

วงจรผสมนี้มีตัวแปรอินพุต 'n' และเอาต์พุต 'm' การรวมกันของตัวแปรอินพุตแต่ละชุดจะส่งผลต่อเอาต์พุต

ขั้นตอนการออกแบบวงจรผสม

• ค้นหาจำนวนตัวแปรอินพุตและเอาต์พุตที่ต้องการจากข้อกำหนดที่กำหนด

• กำหนดรูปแบบ Truth table. หากมีตัวแปรอินพุต 'n' จะมีชุดค่าผสมที่เป็นไปได้ 2n สำหรับการรวมกันของอินพุตให้ค้นหาค่าเอาต์พุต

• ค้นหาไฟล์ Boolean expressionsสำหรับแต่ละเอาต์พุต หากจำเป็นให้ลดความซับซ้อนของนิพจน์เหล่านั้น

• ใช้นิพจน์บูลีนข้างต้นที่สอดคล้องกับแต่ละเอาต์พุตโดยใช้ Logic gates.

ตัวแปลงรหัส

เราได้กล่าวถึงรหัสต่างๆในบทที่ชื่อรหัส ตัวแปลงที่แปลงรหัสหนึ่งเป็นรหัสอื่นเรียกว่าเป็นcode converters. ตัวแปลงรหัสเหล่านี้โดยทั่วไปประกอบด้วยลอจิกเกต

ตัวอย่าง

รหัสไบนารีเป็นตัวแปลงรหัสสีเทา

ให้เราใช้ตัวแปลงซึ่งแปลงรหัสไบนารี 4 บิต WXYZ เป็น ABCD รหัสสีเทาที่เทียบเท่ากัน

ตารางต่อไปนี้แสดงไฟล์ Truth table ของรหัสไบนารี 4 บิตเป็นตัวแปลงรหัสสีเทา

รหัสไบนารี WXYZ	WXYZ รหัสสีเทา ABCD
0000	0000
0001	0001
0010	0011
0011	0010
0100	0110
0101	0111
0110	0101
0111	0100
1,000	1100
1001	1101
1010	1111
1011	1110
1100	1010
1101	1011
1110	1001
1111	1,000

จากตารางความจริงเราสามารถเขียนไฟล์ Boolean functions สำหรับแต่ละบิตเอาต์พุตของโค้ดสีเทาด้านล่าง

$$ A = \ sum m \ left (8,9,10,11,12,13,14,15 \ right) $$

$$ B = \ sum m \ left (4,5,6,7,8,9,10,11 \ right) $$

$$ C = \ sum m \ left (2,3,4,5,10,11,12,13 \ right) $$

$$ D = \ sum m \ left (1,2,5,6,9,10,13,14 \ right) $$

ให้เราลดความซับซ้อนของฟังก์ชันข้างต้นโดยใช้ K-Maps 4 ตัวแปร

รูปต่อไปนี้แสดงไฟล์ 4 variable K-Map เพื่อให้ง่ายขึ้น Boolean function, A.

เมื่อจัดกลุ่ม 8 อันที่อยู่ติดกันเราได้ $ A = W $

รูปต่อไปนี้แสดงไฟล์ 4 variable K-Map เพื่อให้ง่ายขึ้น Boolean function, B.

มีสองกลุ่ม 4 กลุ่มที่อยู่ติดกัน หลังจากจัดกลุ่มแล้วเราจะได้ B เป็น

$$ B = {W} 'X + W {X}' = W \ oplus X $$

ในทำนองเดียวกันเราจะได้รับฟังก์ชันบูลีนต่อไปนี้สำหรับ C & D หลังจากทำให้ง่ายขึ้น

$$ C = {X} 'Y + X {Y}' = X \ oplus Y $$

$$ D = {Y} 'Z + Y {Z}' = Y \ oplus Z $$

รูปต่อไปนี้แสดงไฟล์ circuit diagram ของรหัสไบนารี 4 บิตเป็นตัวแปลงรหัสสีเทา

เนื่องจากเอาต์พุตขึ้นอยู่กับอินพุตปัจจุบันเท่านั้นตัวแปลงรหัสไบนารี 4 บิตเป็นสีเทานี้จึงเป็นวงจรผสม ในทำนองเดียวกันคุณสามารถใช้ตัวแปลงรหัสอื่น ๆ

Parity Bit Generator

มีสองประเภทของตัวสร้างพาริตีบิตตามประเภทของพาริตีบิตที่สร้างขึ้น Even parity generatorสร้างบิตพาริตี ในทำนองเดียวกันodd parity generator สร้างบิตพาริตีแปลก ๆ

แม้แต่ Parity Generator

ตอนนี้ให้เราใช้ตัวสร้างความเท่าเทียมกันสำหรับอินพุตไบนารี 3 บิต WXY มันสร้างบิตพาริตีที่เป็นเลขคู่ P ถ้ามีจำนวนคี่อยู่ในอินพุตแล้วแม้แต่พาริตีบิต P ควรเป็น '1' เพื่อให้คำที่เป็นผลลัพธ์มีจำนวนคู่ สำหรับชุดค่าผสมอื่น ๆ ของอินพุตแม้แต่บิตพาริตี P ควรเป็น '0' ตารางต่อไปนี้แสดงไฟล์Truth table ของเครื่องกำเนิดความเท่าเทียมกัน

อินพุตไบนารี WXY	แม้แต่ Parity bit P
000	0
001	1
010	1
011	0
100	1
101	0
110	0
111	1

จากตารางความจริงด้านบนเราสามารถเขียนไฟล์ Boolean function สำหรับบิตพาริตีเป็น

$$ P = {W} '{X}' Y + {W} 'X {Y}' + W {X} '{Y}' + WXY $$

$ \ Rightarrow P = {W} '\ left ({X}' Y + X {Y} '\ right) + W \ left ({X}' {Y} '+ XY \ right) $

$ \ Rightarrow P = {W} '\ left (X \ oplus Y \ right) + W {\ left (X \ oplus Y \ right)}' = W \ oplus X \ oplus Y $

รูปต่อไปนี้แสดงไฟล์ circuit diagram ของเครื่องกำเนิดความเท่าเทียมกัน

วงจรนี้ประกอบด้วยสอง Exclusive-OR gatesมีสองอินพุตแต่ละรายการ ประตู ExclusiveOR แรกที่มีสองอินพุต W & X และสร้างเอาต์พุต W ⊕ X เอาต์พุตนี้ได้รับเป็นหนึ่งอินพุตของประตู Exclusive-OR ที่สอง อินพุตอื่นของประตู Exclusive-OR ที่สองนี้คือ Y และสร้างเอาต์พุต W ⊕ X ⊕ Y

Odd Parity Generator

หากมีจำนวนคู่อยู่ในอินพุตดังนั้นบิตพาริตีคี่ P ควรเป็น '1' เพื่อให้คำผลลัพธ์มีจำนวนคี่ สำหรับชุดค่าผสมอื่น ๆ บิตพาริตีคี่ P ควรเป็น '0'

ทำตามขั้นตอนเดียวกันของตัวสร้างพาริตีคู่สำหรับการใช้งานตัวสร้างพาริตีคี่ circuit diagram ของตัวสร้างพาริตีคี่แสดงในรูปต่อไปนี้

แผนภาพวงจรด้านบนประกอบด้วย Ex-OR gate ในระดับแรกและ Ex-NOR gate ในระดับที่สอง เนื่องจากความเท่าเทียมกันแบบคี่อยู่ตรงข้ามกับความเท่าเทียมกันเราจึงสามารถวางอินเวอร์เตอร์ที่เอาต์พุตของเครื่องกำเนิดพาริตีได้ ในกรณีนั้นระดับแรกและระดับที่สองจะมีประตู ExOR ในแต่ละระดับและระดับที่สามประกอบด้วยอินเวอร์เตอร์

ตัวตรวจสอบความเท่าเทียมกัน

ตัวตรวจสอบความเท่าเทียมกันมีสองประเภทตามประเภทของพาริตีที่ต้องตรวจสอบ Even parity checkerตรวจสอบข้อผิดพลาดในข้อมูลที่ส่งซึ่งมีบิตข้อความพร้อมกับความเท่าเทียมกัน ในทำนองเดียวกันodd parity checker ตรวจสอบข้อผิดพลาดในข้อมูลที่ส่งซึ่งมีบิตข้อความพร้อมกับความเสมอภาคคี่

แม้แต่ตัวตรวจสอบความเท่าเทียมกัน

ตอนนี้ให้เราใช้วงจรตรวจสอบความเท่าเทียมกัน สมมติว่าอินพุตไบนารี 3 บิต WXY จะถูกส่งไปพร้อมกับบิตพาริตีพีดังนั้นคำที่เป็นผลลัพธ์ (ข้อมูล) จึงมี 4 บิตซึ่งจะได้รับเป็นอินพุตของตัวตรวจสอบความเท่าเทียมกัน

มันสร้างไฟล์ even parity check bit, E. บิตนี้จะเป็นศูนย์หากข้อมูลที่ได้รับมีจำนวนคู่ นั่นหมายความว่าไม่มีข้อผิดพลาดในข้อมูลที่ได้รับ บิตตรวจสอบความเท่าเทียมกันนี้จะเป็นหนึ่งหากข้อมูลที่ได้รับมีจำนวนคี่ นั่นหมายความว่ามีข้อผิดพลาดในข้อมูลที่ได้รับ

ตารางต่อไปนี้แสดงไฟล์ Truth table ของตัวตรวจสอบความเท่าเทียมกัน

ข้อมูลที่ได้รับ 4 บิต WXYP	แม้แต่ Parity Check bit E
0000	0
0001	1
0010	1
0011	0
0100	1
0101	0
0110	0
0111	1
1,000	1
1001	0
1010	0
1011	1
1100	0
1101	1
1110	1
1111	0

จากตาราง Truth ด้านบนเราสามารถสังเกตได้ว่าค่าบิตตรวจสอบความเท่าเทียมกันคือ '1' เมื่อมีจำนวนคี่อยู่ในข้อมูลที่ได้รับ นั่นหมายความว่าฟังก์ชันบูลีนของบิตตรวจสอบความเท่าเทียมกันเป็นไฟล์odd function. ฟังก์ชัน Exclusive-OR เป็นไปตามเงื่อนไขนี้ ดังนั้นเราสามารถเขียนไฟล์Boolean function ของบิตตรวจสอบความเท่าเทียมกันเป็น

$$ E = W \ oplus X \ oplus Y \ oplus P $$

รูปต่อไปนี้แสดงไฟล์ circuit diagram ของตัวตรวจสอบความเท่าเทียมกัน

วงจรนี้ประกอบด้วยสาม Exclusive-OR gatesมีสองอินพุตแต่ละรายการ ประตูระดับแรกให้ผลลัพธ์เป็น $ W \ oplus X $ & $ Y \ oplus P $ ประตู Exclusive-OR ซึ่งอยู่ในระดับที่สองจะสร้างเอาต์พุตเป็น $ W \ oplus X \ oplus Y \ oplus P $

Odd Parity Checker

สมมติว่าอินพุตไบนารี 3 บิต WXY จะถูกส่งไปพร้อมกับบิตพาริตีคี่ P ดังนั้นคำที่เป็นผลลัพธ์ (ข้อมูล) จึงมี 4 บิตซึ่งจะได้รับเป็นอินพุตของตัวตรวจสอบความเท่าเทียมกันแบบคี่

มันสร้างไฟล์ odd parity check bit, E. บิตนี้จะเป็นศูนย์หากข้อมูลที่ได้รับมีจำนวนคี่ นั่นหมายความว่าไม่มีข้อผิดพลาดในข้อมูลที่ได้รับ บิตตรวจสอบพาริตีแปลก ๆ นี้จะเป็นหนึ่งหากข้อมูลที่ได้รับมีจำนวนคู่ นั่นหมายความว่ามีข้อผิดพลาดในข้อมูลที่ได้รับ

ทำตามขั้นตอนเดียวกันของตัวตรวจสอบความเท่าเทียมกันสำหรับการใช้งานตัวตรวจสอบความเท่าเทียมกัน circuit diagram ของตัวตรวจสอบความเท่าเทียมกันของคี่จะแสดงในรูปต่อไปนี้

แผนภาพวงจรข้างต้นประกอบด้วยประตู Ex-OR ในระดับแรกและประตู Ex-NOR ในระดับที่สอง เนื่องจากความเท่าเทียมกันแบบคี่อยู่ตรงข้ามกับความเท่าเทียมกันเราจึงสามารถวางอินเวอร์เตอร์ที่เอาต์พุตของตัวตรวจสอบความเท่าเทียมกันได้ ในกรณีนั้นระดับแรกสองและสามประกอบด้วยประตู Ex-OR สองประตูประตู Ex-OR หนึ่งตัวและอินเวอร์เตอร์หนึ่งตัวตามลำดับ