Digitale Schaltungen - Decoder

Decoderist eine kombinatorische Schaltung mit 'n' Eingangsleitungen und maximal 2 n Ausgangsleitungen. Einer dieser Ausgänge ist aktiv High, basierend auf der Kombination der vorhandenen Eingänge, wenn der Decoder aktiviert ist. Das heißt, der Decoder erkennt einen bestimmten Code. Die Ausgänge des Decoders sind nichts anderes als diemin terms von 'n' Eingangsvariablen (Zeilen), wenn es aktiviert ist.

2 bis 4 Decoder

Der Decoder 2 bis 4 hat zwei Eingänge A 1 & A 0 und vier Ausgänge Y 3 , Y 2 , Y 1 & Y 0 . Dasblock diagram Der 2 bis 4-Decoder ist in der folgenden Abbildung dargestellt.

Einer dieser vier Ausgänge ist '1' für jede Kombination von Eingängen, wenn aktiviert, E ist '1'. DasTruth table von 2 bis 4 Decoder ist unten gezeigt.

Aktivieren Eingänge Ausgänge
E A1 A0 Y3 Y2 Y1 Y0
0 x x 0 0 0 0
1 0 0 0 0 0 1
1 0 1 0 0 1 0
1 1 0 0 1 0 0
1 1 1 1 0 0 0

Aus der Wahrheitstabelle können wir das schreiben Boolean functions für jede Ausgabe als

$$ Y_ {3} = E.A_ {1} .A_ {0} $$

$$ Y_ {2} = E.A_ {1}. {A_ {0}} '$$

$$ Y_ {1} = E. {A_ {1}} '. A_ {0} $$

$$ Y_ {0} = E. {A_ {1}} '. {A_ {0}}' $$

Jede Ausgabe hat einen Produktbegriff. Insgesamt gibt es also vier Produktbegriffe. Wir können diese vier Produktterme implementieren, indem wir vier UND-Gatter mit jeweils drei Eingängen und zwei Invertern verwenden. Dascircuit diagram Der 2 bis 4-Decoder ist in der folgenden Abbildung dargestellt.

Daher sind die Ausgänge des 2 bis 4-Decoders nichts anderes als die min termsvon zwei Eingangsvariablen A 1 & A 0 ist E bei Aktivierung gleich eins. Wenn enable, E Null ist, sind alle Ausgänge des Decoders gleich Null.

In ähnlicher Weise erzeugt ein 3 bis 8-Decoder acht Min-Terme von drei Eingangsvariablen A 2 , A 1 und A 0 und ein 4 bis 16-Decoder erzeugt 16 Min-Terme von vier Eingangsvariablen A 3 , A 2 , A 1 und A 0 .

Implementierung von Decodern höherer Ordnung

Lassen Sie uns nun die folgenden zwei Decoder höherer Ordnung mit Decodern niedrigerer Ordnung implementieren.

  • 3 bis 8 Decoder
  • 4 bis 16 Decoder

3 bis 8 Decoder

Lassen Sie uns in diesem Abschnitt implementieren 3 to 8 decoder using 2 to 4 decoders. Wir wissen, dass der 2 bis 4-Decoder zwei Eingänge hat, A 1 & A 0 und vier Ausgänge, Y 3 bis Y 0 . Während der 3 bis 8-Decoder drei Eingänge A 2 , A 1 und A 0 und acht Ausgänge Y 7 bis Y 0 hat .

Wir können die Anzahl der Decoder niedrigerer Ordnung ermitteln, die für die Implementierung eines Decoders höherer Ordnung erforderlich sind, indem wir die folgende Formel verwenden.

$$ Erforderlich \: Anzahl \: von \: niedriger \: Reihenfolge \: Decoder = \ frac {m_ {2}} {m_ {1}} $$

Wo,

$ m_ {1} $ ist die Anzahl der Ausgänge des Decoders niedrigerer Ordnung.

$ m_ {2} $ ist die Anzahl der Ausgänge eines Decoders höherer Ordnung.

Hier ist $ m_ {1} $ = 4 und $ m_ {2} $ = 8. Ersetzen Sie diese beiden Werte in der obigen Formel.

$$ Erforderlich \: Anzahl \: von \: 2 \: bis \: 4 \: Decoder = \ frac {8} {4} = 2 $$

Daher benötigen wir zwei 2 bis 4 Decoder, um einen 3 bis 8 Decoder zu implementieren. Dasblock diagram In der folgenden Abbildung ist ein 3 bis 8-Decoder mit 2 bis 4 Decodern dargestellt.

Die parallelen Eingänge A 1 und A 0 werden an jeden 2 bis 4-Decoder angelegt. Das Komplement des Eingangs A 2 ist mit Enable E des unteren 2 bis 4-Decoders verbunden, um die Ausgänge Y 3 bis Y 0 zu erhalten . Dies sind dielower four min terms. Der Eingang A 2 ist direkt mit Enable E des oberen 2 bis 4-Decoders verbunden, um die Ausgänge Y 7 bis Y 4 zu erhalten . Dies sind diehigher four min terms.

4 bis 16 Decoder

Lassen Sie uns in diesem Abschnitt implementieren 4 to 16 decoder using 3 to 8 decoders. Wir wissen, dass der 3 bis 8-Decoder drei Eingänge A 2 , A 1 und A 0 und acht Ausgänge Y 7 bis Y 0 hat . Während der 4 bis 16-Decoder vier Eingänge A 3 , A 2 , A 1 und A 0 und sechzehn Ausgänge Y 15 bis Y 0 hat

Wir kennen die folgende Formel, um die Anzahl der erforderlichen Decoder niedrigerer Ordnung zu ermitteln.

$$ Erforderlich \: Anzahl \: von \: niedriger \: Reihenfolge \: Decoder = \ frac {m_ {2}} {m_ {1}} $$

Ersetzen Sie in der obigen Formel $ m_ {1} $ = 8 und $ m_ {2} $ = 16.

$$ Erforderlich \: Anzahl \: von \: 3 \: bis \: 8 Decoder = \ frac {16} {8} = 2 $$

Daher benötigen wir zwei 3 bis 8 Decoder, um einen 4 bis 16 Decoder zu implementieren. Dasblock diagram In der folgenden Abbildung ist ein 4 bis 16-Decoder mit 3 bis 8 Decodern dargestellt.

Die parallelen Eingänge A 2 , A 1 und A 0 werden an jeden 3 bis 8 Decoder angelegt. Das Komplement des Eingangs A3 ist mit Enable E des unteren 3 bis 8-Decoders verbunden, um die Ausgänge Y 7 bis Y 0 zu erhalten . Dies sind dielower eight min terms. Der Eingang A 3 ist direkt mit Enable E des oberen 3 bis 8-Decoders verbunden, um die Ausgänge Y 15 bis Y 8 zu erhalten . Dies sind diehigher eight min terms.