Dijital Devreler - Kaydırma Kayıtları

Bir flip-flopun bir bitlik bilgiyi saklayabildiğini biliyoruz. Birden fazla bilgi bitini depolamak için, birden çok parmak arası terliğe ihtiyacımız var. İkili verileri tutmak (depolamak) için kullanılan parmak arası terlikler grubu olarak bilinirregister.

Kayıt, bitleri sağ tarafa veya sol tarafa kaydırabilirse, shift register. Bir 'N' bit kaydıran yazmaç, 'N' flip-flopları içerir. Aşağıda, girdilerin uygulanmasına ve çıktılara erişilmesine dayanan dört tür vardiya kaydı bulunmaktadır.

  • Seri Giriş - Seri Çıkış kaydıran yazmaç
  • Seri Giriş - Paralel Çıkış kaydıran yazmaç
  • Paralel Giriş - Seri Çıkış kaydıran yazmaç
  • Paralel Giriş - Paralel Çıkış kaydırma yazmacı

Seri Giriş - Seri Çıkış (SISO) Vardiya Kaydı

Seri girişe izin veren ve seri çıkış üreten kaydıran yazmaç Seri Giriş - Seri Çıkış olarak bilinir. (SISO)vardiya yazmacı. block diagram 3 bitlik SISO kaydıran yazmaç aşağıdaki şekilde gösterilmektedir.

Bu blok diyagram, üç D parmak arası terliklerden oluşur. cascaded. Bu, bir D flip-flopunun çıkışının sonraki D flip-flopunun girişi olarak bağlandığı anlamına gelir. Tüm bu parmak arası terlikler birbirleriyle eşzamanlıdır çünkü her birine aynı saat sinyali uygulanır.

Bu kaydıran yazmaçta, en soldaki D flip-flopunun girişinden bitleri seri olarak gönderebiliriz. Bu nedenle, bu giriş aynı zamandaserial input. Saat sinyalinin her pozitif kenar tetiklemesi için, veriler bir aşamadan diğerine geçer. Böylece, çoğu D flip-flopunun çıktısından bitleri seri olarak alabiliriz. Bu nedenle, bu çıktı aynı zamandaserial output.

Misal

İkili bilgiyi göndererek 3 bitlik SISO kaydıran yazmacının çalışmasını görelim “011” LSB'den MSB'ye girişte seri olarak.

D flip-floplarının en soldan en sağa başlangıç ​​durumunun $ Q_ {2} Q_ {1} Q_ {0} = 000 $ olduğunu varsayalım. Anlayabilirizworking of 3-bit SISO shift register aşağıdaki tablodan.

Saatin pozitif kenarı yok Seri Giriş Q 2 Q 1 Q 0
0 - 0 0 0
1 1 (LSB) 1 0 0
2 1 1 1 0
3 0 (MSB) 0 1 1 (LSB)
4 - - 0 1
5 - - - 0 (MSB)

Saat sinyali olmadığında D flip-floplarının başlangıç ​​durumu $ Q_ {2} Q_ {1} Q_ {0} = 000 $ şeklindedir. Burada seri çıktı $ Q_ {0} $ 'dan geliyor. Böylelikle LSB (1) saatin 3. pozitif kenarında ve MSB (0) saatin 5. pozitif kenarında alınır.

Bu nedenle, 3 bitlik SISO kaydıran yazmacı, geçerli çıktıyı üretmek için beş saat darbesi gerektirir. Benzer şekilde,N-bit SISO shift register gerektirir 2N-1 'N' bit bilgisini kaydırmak için saat darbeleri.

Seri Giriş - Paralel Çıkış (SIPO) Vardiya Kaydı

Seri girişe izin veren ve paralel çıktı üreten kaydıran yazmaç Seri Giriş - Paralel Çıkış olarak bilinir. (SIPO)vardiya yazmacı. block diagram 3-bit SIPO kaydıran yazmaç aşağıdaki şekilde gösterilmiştir.

Bu devre, kademeli olan üç D parmak arası terlikten oluşur. Bu, bir D flip-flopunun çıkışının sonraki D flip-flopunun girişi olarak bağlandığı anlamına gelir. Tüm bu parmak arası terlikler birbirleriyle eşzamanlıdır çünkü her birine aynı saat sinyali uygulanır.

Bu kaydıran yazmaçta, en soldaki D flip-flopunun girişinden bitleri seri olarak gönderebiliriz. Bu nedenle, bu giriş aynı zamandaserial input. Saat sinyalinin her pozitif kenar tetiklemesi için, veriler bir aşamadan diğerine geçer. Bu durumda, her bir D flip-flopunun çıkışlarına paralel olarak erişebiliriz. Yani alacağızparallel outputs bu vardiya yazmacından.

Misal

İkili bilgiyi göndererek 3 bitlik SIPO kaydıran yazmacının çalışmasını görelim “011” LSB'den MSB'ye girişte seri olarak.

D flip-floplarının en soldan en sağa başlangıç ​​durumunun $ Q_ {2} Q_ {1} Q_ {0} = 000 $ olduğunu varsayalım. Burada, $ Q_ {2} $ ve $ Q_ {0} $ sırasıyla MSB ve LSB'dir. Anlayabilirizworking of 3-bit SIPO shift register aşağıdaki tablodan.

Saatin pozitif kenarı yok Seri Giriş Q 2 (MSB) Q 1 Q 0 (LSB)
0 - 0 0 0
1 1 (LSB) 1 0 0
2 1 1 1 0
3 0 (MSB) 0 1 1

Saat sinyali olmadığında D flip-floplarının başlangıç ​​durumu $ Q_ {2} Q_ {1} Q_ {0} = 000 $ şeklindedir. İkili bilgi“011” D flip-floplarının çıkışlarında saatin üçüncü pozitif kenarı için paralel olarak elde edilir.

Bu nedenle, 3 bitlik SIPO kaydırma yazmacı, geçerli çıktıyı üretmek için üç saat darbesi gerektirir. Benzer şekilde,N-bit SIPO shift register gerektirir N 'N' bit bilgisini kaydırmak için saat darbeleri.

Paralel Giriş - Seri Çıkış (PISO) Kaydırma Kaydı

Paralel girişe izin veren ve seri çıkış üreten kaydıran yazmaç Paralel Giriş - Seri Çıkış olarak bilinir. (PISO)vardiya yazmacı. block diagram 3-bit PISO kaydıran yazmaç aşağıdaki şekilde gösterilmektedir.

Bu devre, kademeli olan üç D parmak arası terlikten oluşur. Bu, bir D flip-flopunun çıkışının sonraki D flip-flopunun girişi olarak bağlandığı anlamına gelir. Tüm bu parmak arası terlikler birbirleriyle eşzamanlıdır çünkü her birine aynı saat sinyali uygulanır.

Bu vardiya kaydında, parallel inputs1'e Ön Ayarı Etkinleştirerek her bir D flip-flopuna aktarılır. Saat sinyalinin her pozitif kenar tetiklemesi için, veri bir aşamadan diğerine geçer. Yani, alacağızserial output en sağdaki D flip-flopundan.

Misal

İkili bilgiyi uygulayarak 3 bit PISO kaydıran yazmacının çalışmasını görelim. “011” önceden ayarlanmış girişler aracılığıyla paralel olarak.

Ön ayarlı girişler Saat'in pozitif kenarından önce uygulandığından, D flip-floplarının en soldan en sağa ilk durumu $ Q_ {2} Q_ {1} Q_ {0} = 011 $ olacaktır. Anlayabilirizworking of 3-bit PISO shift register aşağıdaki tablodan.

Saatin pozitif kenarı yok Q 2 Q 1 Q 0
0 0 1 1 (LSB)
1 - 0 1
2 - - 0 (LSB)

Burada seri çıktı $ Q_ {0} $ 'dan geliyor. Böylece, LSB (1) saatin pozitif kenarı uygulanmadan önce alınır ve MSB (0), saatin 2. pozitif kenarında alınır.

Bu nedenle, 3-bit PISO kaydırma yazmacı, geçerli çıktıyı üretmek için iki saat darbesi gerektirir. Benzer şekilde,N-bit PISO shift register gerektirir N-1 'N' bit bilgisini kaydırmak için saat darbeleri.

Paralel Giriş - Paralel Çıkış (PIPO) Kaydırma Kaydı

Paralel girişe izin veren ve paralel çıktı üreten kaydırma yazmacı Paralel Giriş - Paralel Çıkış olarak bilinir. (PIPO)vardiya yazmacı. block diagram 3-bit PIPO kaydıran yazmaç aşağıdaki şekilde gösterilmektedir.

Bu devre, kademeli olan üç D parmak arası terlikten oluşur. Bu, bir D flip-flopunun çıkışının sonraki D flip-flopunun girişi olarak bağlandığı anlamına gelir. Tüm bu parmak arası terlikler birbirleriyle eşzamanlıdır çünkü her birine aynı saat sinyali uygulanır.

Bu vardiya kaydında, parallel inputs1'e Ön Ayarı Etkinleştirerek her bir D flip-flopuna. Paralel girişleri önceden ayarlanmış veya temizleyerek uygulayabiliriz. Bu ikisi asenkron girdilerdir. Bu, flip-flopların asenkron girişlerin değerlerine bağlı olarak karşılık gelen çıktıları ürettiği anlamına gelir. Bu durumda, çıktıların etkisi saat geçişinden bağımsızdır. Yani, alacağızparallel outputs her D flip-flopundan.

Misal

İkili bilgiyi uygulayarak 3 bit PIPO kaydıran yazmacının çalışmasını görelim. “011” önceden ayarlanmış girişler aracılığıyla paralel olarak.

Ön ayarlı girişler Saat'in pozitif kenarından önce uygulandığından, D flip-floplarının en soldan en sağa ilk durumu $ Q_ {2} Q_ {1} Q_ {0} = 011 $ olacaktır. Yani, ikili bilgi“011” D flip-floplarının çıkışlarında saatin pozitif kenarını uygulamadan önce paralel olarak elde edilir.

Bu nedenle, 3-bit PIPO kaydırma yazmacı, geçerli çıktıyı üretmek için sıfır saat darbesi gerektirir. Benzer şekilde,N-bit PIPO shift register 'N' bit bilgisini kaydırmak için herhangi bir saat darbesi gerektirmez.