디지털 회로-카운터
이전 두 장에서 다양한 시프트 레지스터 및 counters using D flipflops. 이제 T 플립 플롭을 사용하는 다양한 카운터에 대해 살펴 보겠습니다. 우리는 T 플립 플롭이 클록 신호의 모든 양의 에지 또는 클록 신호의 음의 에지에 대해 출력을 토글한다는 것을 알고 있습니다.
'N'비트 바이너리 카운터는 'N'T 플립 플롭으로 구성됩니다. 카운터가 0에서 2까지 세면 − 1이면 바이너리로 불린다 up counter. 마찬가지로 카운터가 2부터 카운트 다운하면 − 1에서 0, 그러면 바이너리로 호출됩니다. down counter.
두 가지가있다 types of counters 동기식으로 연결된 플립 플롭을 기반으로합니다.
- 비동기 카운터
- 동기식 카운터
비동기 카운터
플립 플롭이 동일한 클록 신호를 수신하지 않으면 해당 카운터는 다음과 같이 호출됩니다. Asynchronous counter. 시스템 클럭의 출력은 첫 번째 플립 플롭에만 클럭 신호로 적용됩니다. 나머지 플립 플롭은 이전 단계 플립 플롭의 출력에서 클럭 신호를 수신합니다. 따라서 모든 플립 플롭의 출력은 동시에 변경 (영향)되지 않습니다.
이제 다음 두 카운터를 하나씩 살펴 보겠습니다.
- 비동기 바이너리 업 카운터
- 비동기 바이너리 다운 카운터
비동기 바이너리 업 카운터
'N'비트 비동기 바이너리 업 카운터는 'N'T 플립 플롭으로 구성됩니다. 0에서 2까지 계산 − 1. block diagram 3 비트 비동기 바이너리 업 카운터는 다음 그림과 같습니다.
3 비트 비동기 바이너리 업 카운터는 3 개의 T 플립 플롭을 포함하고 모든 플립 플롭의 T 입력은 '1'에 연결됩니다. 이러한 모든 플립 플롭은 네거티브 에지 트리거링되지만 출력은 비동기 적으로 변경됩니다. 클럭 신호는 첫 번째 T 플립 플롭에 직접 적용됩니다. 따라서 첫 번째 T 플립 플롭의 출력은toggles 클럭 신호의 모든 음의 에지에 대해.
첫 번째 T 플립 플롭의 출력은 두 번째 T 플립 플롭의 클럭 신호로 적용됩니다. 따라서 두 번째 T 플립 플롭의 출력은 첫 번째 T 플립 플롭의 출력의 모든 음의 에지에 대해 토글됩니다. 마찬가지로, 세 번째 T 플립 플롭의 출력은 두 번째 T 플립 플롭의 출력의 모든 음의 에지에 대해 토글됩니다. 두 번째 T 플립 플롭의 출력은 세 번째 T 플립 플롭의 클록 신호 역할을하기 때문입니다.
맨 오른쪽에서 맨 왼쪽으로 T 플립 플롭의 초기 상태가 $ Q_ {2} Q_ {1} Q_ {0} = 000 $라고 가정합니다. 여기서 $ Q_ {2} $ 및 $ Q_ {0} $는 각각 MSB 및 LSB입니다. 우리는 이해할 수 있습니다working 다음 표에서 3 비트 비동기 바이너리 카운터의.
| 클럭의 네거티브 에지 없음 | Q 0 (LSB) | 질문 1 | Q 2 (MSB) |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 |
| 2 | 0 | 1 | 0 |
| 삼 | 1 | 1 | 0 |
| 4 | 0 | 0 | 1 |
| 5 | 1 | 0 | 1 |
| 6 | 0 | 1 | 1 |
| 7 | 1 | 1 | 1 |
여기서 $ Q_ {0} $는 클럭 신호의 모든 음의 에지에 대해 토글되었습니다. $ Q_ {1} $는 1에서 0으로 이동하는 모든 $ Q_ {0} $에 대해 토글되고 그렇지 않으면 이전 상태로 유지됩니다. 마찬가지로 $ Q_ {2} $는 1에서 0으로 이동하는 모든 $ Q_ {1} $에 대해 토글되고 그렇지 않으면 이전 상태로 유지됩니다.
클록 신호가 없을 때 T 플립 플롭의 초기 상태는 $ Q_ {2} Q_ {1} Q_ {0} = 000 $입니다. 이것은 클럭 신호의 음의 에지마다 1 씩 증가하고 클럭 신호의 7 번째 음의 에지 에서 최대 값에 도달합니다 . 이 패턴은 클럭 신호의 추가 음의 에지가 적용될 때 반복됩니다.
비동기 바이너리 다운 카운터
'N'비트 비동기 바이너리 다운 카운터는 'N'T 플립 플롭으로 구성됩니다. 2부터 계산 − 1에서 0. block diagram 3 비트 비동기 바이너리 다운 카운터의 그림은 다음과 같습니다.
3 비트 비동기 바이너리 다운 카운터의 블록 다이어그램은 3 비트 비동기 바이너리 업 카운터의 블록 다이어그램과 유사합니다. 그러나 유일한 차이점은 한 단계 플립 플롭의 일반 출력을 다음 단계 플립 플롭의 클록 신호로 연결하는 대신complemented outputs다음 단계 플립 플롭을위한 클럭 신호로 한 단계 플립 플롭의. 보완 출력이 1에서 0으로 이동하는 것은 정상 출력이 0에서 1로 이동하는 것과 동일합니다.
맨 오른쪽에서 맨 왼쪽으로 T 플립 플롭의 초기 상태가 $ Q_ {2} Q_ {1} Q_ {0} = 000 $라고 가정합니다. 여기서 $ Q_ {2} $ 및 $ Q_ {0} $는 각각 MSB 및 LSB입니다. 우리는 이해할 수 있습니다working 다음 표에서 3 비트 비동기 바이너리 다운 카운터의.
| 클럭의 네거티브 에지 없음 | Q 0 (LSB) | 질문 1 | Q 2 (MSB) |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 |
| 2 | 0 | 1 | 1 |
| 삼 | 1 | 0 | 1 |
| 4 | 0 | 0 | 1 |
| 5 | 1 | 1 | 0 |
| 6 | 0 | 1 | 0 |
| 7 | 1 | 0 | 0 |
여기서 $ Q_ {0} $는 클럭 신호의 모든 음의 에지에 대해 토글되었습니다. $ Q_ {1} $는 0에서 1로 이동하는 모든 $ Q_ {0} $에 대해 전환되고 그렇지 않으면 이전 상태로 유지됩니다. 마찬가지로 $ Q_ {2} $는 0에서 1로 이동하는 모든 $ Q_ {1} $에 대해 토글되고 그렇지 않으면 이전 상태로 유지됩니다.
클록 신호가 없을 때 T 플립 플롭의 초기 상태는 $ Q_ {2} Q_ {1} Q_ {0} = 000 $입니다. 이는 클럭 신호의 모든 음의 에지에 대해 1 씩 감소하고 클럭 신호의 8 번째 음의 에지 에서 동일한 값에 도달합니다 . 이 패턴은 클럭 신호의 추가 음의 에지가 적용될 때 반복됩니다.
동기식 카운터
모든 플립 플롭이 동일한 클럭 신호를 수신하면 해당 카운터는 다음과 같이 호출됩니다. Synchronous counter. 따라서 모든 플립 플롭의 출력이 동시에 변경 (영향)됩니다.
이제 다음 두 카운터를 하나씩 살펴 보겠습니다.
- 동기 바이너리 업 카운터
- 동기 바이너리 다운 카운터
동기 바이너리 업 카운터
'N'비트 동기 바이너리 업 카운터는 'N'T 플립 플롭으로 구성됩니다. 0에서 2까지 계산 − 1. block diagram 3 비트 동기 바이너리 업 카운터의 그림은 다음과 같습니다.
3 비트 동기 바이너리 업 카운터에는 3 개의 T 플립 플롭과 1 개의 2 입력 AND 게이트가 있습니다. 이러한 모든 플립 플롭은 네거티브 에지가 트리거되며 플립 플롭의 출력은 동 기적으로 변경 (영향)됩니다. 첫 번째, 두 번째 및 세 번째 플립 플롭의 T 입력은 각각 1, $ Q_ {0} $ 및 $ Q_ {1} Q_ {0} $입니다.
첫 번째 T 플립 플롭의 출력 toggles클럭 신호의 모든 음의 에지에 대해. $ Q_ {0} $가 1이면 두 번째 T 플립 플롭의 출력이 클록 신호의 모든 음의 에지에 대해 토글됩니다. 두 번째 T 플립 플롭의 출력은 둘 다 $ Q_ {0} $ 인 경우 클록 신호의 모든 음의 에지에 대해 토글됩니다. & $ Q_ {1} $는 1입니다.
동기 바이너리 다운 카운터
'N'비트 동기 바이너리 다운 카운터는 'N'T 플립 플롭으로 구성됩니다. 2부터 계산 − 1에서 0. block diagram 3 비트 동기 바이너리 다운 카운터의 그림은 다음과 같습니다.
3 비트 동기 바이너리 다운 카운터에는 3 개의 T 플립 플롭과 1 개의 2 입력 AND 게이트가 있습니다. 이러한 모든 플립 플롭은 네거티브 에지가 트리거되며 플립 플롭의 출력은 동 기적으로 변경 (영향)됩니다. 첫 번째, 두 번째 및 세 번째 플립 플롭의 T 입력은 각각 1, $ {Q_ {0}} '$ &'$ {Q_ {1}} '$$ {Q_ {0}}'$입니다.
첫 번째 T 플립 플롭의 출력 toggles클럭 신호의 모든 음의 에지에 대해. $ {Q_ {0}} '$가 1이면 두 번째 T 플립 플롭의 출력이 클록 신호의 모든 음의 에지에 대해 토글됩니다. 두 번째 T 플립 플롭의 출력은 둘 다 $ {Q_ 인 경우 클록 신호의 모든 음의 에지에 대해 토글됩니다. {1}} '$ & $ {Q_ {0}}'$는 1입니다.