जेके फ्लिप फ्लॉप में पहली बार क्यू और क्यू 'कैसे निर्धारित किया जाता है?

Dec 01 2020

मेरी पृष्ठभूमि कंप्यूटर विज्ञान में है, और यह इलेक्ट्रॉनिक्स एसई में मेरी पहली पोस्टिंग है। यह जेके फ्लिप फ्लॉप का एक सर्किट आरेख है।

मुझे समझ में नहीं आता कि यह कैसे काम करता है, जब सर्किट पहले पर होता है। मेरी समझ में, क्यू और क्यू 'का अभी तक कोई मूल्य नहीं है, फिर सर्किट कैसे आगे बढ़ता है? मैं इस वेबसाइट से पढ़ रहा था । मैंने तीन और वेबसाइटों की कोशिश की है, फिर भी स्पष्टीकरण नहीं मिला।

जवाब

12 hacktastical Dec 01 2020 at 12:41

जेके फ्लॉप किसी भी राज्य में सत्ता में आ सकता है। पूरी तरह से मिलान किए गए फाटकों के साथ, प्रत्येक राज्य के लिए अंतर 50-50 होगा। यह ज्ञात, वांछित स्थिति को शुरू करने या इसके बारे में परवाह नहीं करने के लिए बाकी प्रणाली पर निर्भर है। वही डी फ्लॉप के लिए जाता है।

यह एक प्रोग्राम में अनइंस्टॉल किए गए वैरिएबल के समान है। जब तक चर सेट नहीं किया जाता है, तब तक कोई भी मान जो उस पर निर्भर करता है (स्वयं सहित) ज्ञात नहीं हैं।

इस फ्लॉप के हार्डवेयर सिमुलेशन को 'X' स्टेट के रूप में दिखाया जाएगा, जब तक कि इसमें 0 या 1 घड़ी न हो। अन्यथा, यह 'X' रहेगा यदि J और K दोनों 0 (होल्ड) या 1 (टॉगल) हैं।

वास्तविक हार्डवेयर (जैसे सॉफ्टवेयर) में अज्ञात चीजें हो सकती हैं, यह इस बात पर निर्भर करता है कि अज्ञात-राज्य आउटपुट का उपयोग कैसे किया जाता है।

इस फ्लॉप के एक वेरिएंट में अलग-अलग संकेतों (जैसे, रीसेट) के साथ प्रारंभिक स्थिति को बाध्य करने के लिए प्रत्यक्ष सेट और स्पष्ट इनपुट हैं। उस स्थिति में एक स्टार्टअप व्यवहार को परिभाषित किया जा सकता है।

अधिक: जेके के लिए दिखाया गया तर्क आरेख बकवास है। यह वास्तव में एक gated JK कुंडी है , और इसका खतरा तब होता है जब J और K दोनों इनपुट '1' होते हैं और घड़ी अधिक होती है: यह 'रेस अराउंड' इश्यू के कारण रिंग ऑसिलेटर बन जाता है ।

दुर्भाग्य से, जबकि लिंक किए गए लेख इस पर चर्चा करते हैं, यह 'दौड़ के आसपास' मुद्दे से बचने के लिए एक बहुत ही संकीर्ण घड़ी की नाड़ी का उपयोग करने के बारे में एक मुखर जवाब देता है। यह बेहद भ्रामक है। एकीकृत सर्किट-आधारित जेके फ्लॉप्स 2 चरणों ("मास्टर-स्लेव" या "एज-ट्रिगर") के रूप में वायर्ड की एक जोड़ी का उपयोग करते हैं और रेस-के आसपास समस्या नहीं होती है।

एक और शिकायत। 74xx73 प्रकार JK के लिए दिए गए तर्क आरेख केवल अपूर्ण नहीं है (सेट / रीसेट नहीं दिखाता है), यह गलत है (74xx73 2-लैच "मास्टर-स्लेव" डिज़ाइन का उपयोग करता है, गेटेड कुंडी नहीं।) मैंने एक नोट छोड़ा है। उन्हें ठीक करने के लिए पृष्ठ लेखक।

यह उत्तर जेके गेटेड-लैच समस्या पर विस्तार से चर्चा करता है। SR FlipFlop प्रश्न

और यहां: जेके कुंडी, संभव बेन एटर त्रुटि?

10 JohnDoty Dec 02 2020 at 00:08

जब पहली बार बिजली आती है, तो इसे डिजिटल सर्किट के रूप में नहीं समझा जा सकता है। वास्तविक भौतिक सर्किट के लिए, इनपुट और आउटपुट 1 और 0 के बीच या उससे भी परे हो सकते हैं । लॉजिक प्रिमिटिव डिजाइनिंग का एक हिस्सा इसे उच्च स्तर के डिजाइन से छिपा रहा है, लेकिन यह एक "लीक एब्सट्रैक्शन" है। निम्नलिखित सरल उदाहरण पर विचार करें:

^{इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध}

अब, स्पष्ट रूप से, एक डिजिटल सर्किट, अगर के रूप में Out1है 0, Out2है 1, या इसके विपरीत, हमेशा के लिए। तो, पावर-अप पर क्या होता है?

कल्पना कीजिए कि पावर-अप पर, दोनों Out1और Out2हैं 0। उस स्थिति में, Not1और Not2उनके आउटपुट की ओर धकेल देगा 1। लेकिन बीच में कहीं 0और 1, वे वापस स्विच करेंगे, ड्राइविंग की ओर 0। अब, सर्किट सही संतुलन में कभी नहीं बनाया गया है, और थर्मल शोर भी मौजूद है, बेतरतीब ढंग से इस प्रक्रिया को प्रभावित करता है। इसलिए, दो इनवर्टरों में से एक दूसरे से पहले आउटपुट पोलरिटी स्विच करता है और रेस जीतता है 1। जो दूसरे को शून्य पर ले जाता है। सर्किट अच्छा बूलियन तर्क के रूप में व्यवहार नहीं करते हुए, संक्षेप में जोर दे सकता है, लेकिन यह जल्दी से एक अच्छी तरह से परिभाषित तर्क स्थिति में बस जाता है। एक वास्तविक सर्किट के साथ, आप आम तौर पर पक्षपाती यादृच्छिक व्यवहार प्राप्त करते हैं: एक राज्य दूसरे के पक्ष में है, लेकिन कुछ यादृच्छिकता है।

2 ShashankVM Dec 01 2020 at 16:15

क्यू और क्यू 'का अभी मूल्य नहीं है, फिर सर्किट कैसे आगे बढ़ता है?

यह सही है। यह जानने का कोई तरीका नहीं है कि सर्किट कैसे आगे बढ़ेगा।

इसे ठीक करने के लिए हम आउटपुट को एक ज्ञात स्थिति में सेट करने के लिए एक एसिंक्रोनस या सिंक्रोनस RESET या PRESET इनपुट का उपयोग कर सकते हैं । एक एसिंक्रोनस इनपुट घड़ी पर निर्भर नहीं करता है, लेकिन एक सिंक्रोनस इनपुट घड़ी पर निर्भर करता है।

यहां अतुल्यकालिक रीसेट और सेट इनपुट के साथ मास्टर-स्लेव जेके फ्लिप-फ्लॉप के लिए एक संदर्भ सर्किट है।

JK Flip-Flop अतुल्यकालिक RESET और SET इनपुट के साथ

इस सर्किट का अनुकरण करें - MultisimLive का उपयोग करके बनाई गई योजनाबद्ध

यह एक अतुल्यकालिक RESET और PRESET के साथ JK Flip-Flop का सर्किट है। एक अतुल्यकालिक RESET इनपुट पर एक उच्च Q LOWऔर Q को सेट करता है HIGH, और यह ऑपरेशन घड़ी से स्वतंत्र है। इसी तरह, एक HIGHअतुल्यकालिक PRESET इनपुट पर Q को HIGHQ और 'को' सेट करता है LOW।

काम कर रहे:

जब RESET इनपुट है HIGH, तो NOT गेट (U11) का आउटपुट होगा LOW। NAND गेट (U12) का आउटपुट HIGHएक इनपुट के बाद से बन जाएगा LOW। इससे NAND गेट (U13) Q का आउटपुट सेट हो जाएगा LOW। इसी तरह, अन्य मामलों का विश्लेषण किया जा सकता है, और पाठक को एक अभ्यास के रूप में छोड़ दिया जाता है।

ध्यान दें:

व्यवहार को उस मामले के लिए परिभाषित नहीं किया जाता है जब PRESET और RESET दोनों होते हैं HIGH, क्योंकि इसकी अनुमति नहीं है (और अर्थहीन)।

अग्रिम पठन

क्लिफर्ड कमिंग्स, डॉन मिल्स और स्टीव गोलसन द्वारा इस पत्र का खंड 2 विशेष रूप से प्रासंगिक है, इसलिए मैं इसे यहां उद्धृत कर रहा हूं