उच्च सटीकता ADC सर्किट डिज़ाइन करें (PSD संकेतों के लिए अंतर ADC LTC2348 का उदाहरण)
संदर्भ: मैं निर्माण के लिए एक बोर्ड भेजने वाला हूं, जिसमें एक PSD फ्रंटएंड के 3 एनालॉग आउटपुट (सिंगल-एंडेड) के उच्च-सटीक अधिग्रहण के लिए LTC2348 शामिल है । 3 सिग्नल Xdiff (X विस्थापन, +/- 10V), Ydiff (Y के लिए समान), Sum (0-10V, [Xdiff, Ydiff] वेक्टर के स्केल्ड-डाउन मानदंड) (100Hz बैंडविड्थ) के समान हैं, इसलिए उन्हें उसी समय हासिल करना होगा। मैं प्रत्येक चैनल पर 300uV चोटी की सटीकता का लक्ष्य रख रहा हूं, इसलिए मुझे सावधान रहने की आवश्यकता है?
क्या आप नीचे दिए गए डिज़ाइन विवरण की समीक्षा कर सकते हैं और मुझे बता सकते हैं कि क्या सुधार होना चाहिए? मुझे विशेष रूप से ग्राउंडिंग पर संदेह है।
सिग्नल कंडीशनिंग: मेरे पीसीबी में 3 एसएमए कनेक्टर हैं, प्रत्येक में पहले क्रम आरसी फिल्टर (आर PSD फ्रंटएंड आउटपुट प्रतिबाधा है) आकार 1.5kHz कटऑफ के लिए स्थानीय एनालॉग ग्राउंड को संदर्भित करता है, और फिल्टर के आउटपुट कम से बफर होते हैं बायोस वर्तमान मुआवजे के साथ एकता-लाभ गैर-इनवर्टिंग कॉन्फ़िगरेशन में ओफ़्सेट वोल्टेज सटीक ओम्पैम्प - ओपी 1177 । मैं इन अटकलों के साथ कई नहीं मिला 10 + से 15V आपूर्ति में 600Vhm को संभालने में सक्षम + 15V आपूर्ति (पूरी तरह से यकीन है कि यह या तो वास्तव में काम करेगा क्योंकि 16mA Vdropout ग्राफ से बाहर है, लेकिन एक्सट्रपलेशन यह कह सकता है? ) है। मुझे यकीन नहीं है कि मुझे फीडबैक रोकनेवाला में एक और 220nF कैप जोड़ना चाहिए।
अधिग्रहण: फिर बफर के आउटपुट फिर से एनालॉग ग्राउंड के संबंध में, LTC2348-16 - यहाँ एक अंतर द्विध्रुवी ADC के इनपुट पर जाते हैं ।
ग्राउंडिंग योजना: दोनों बफ़र और एडीसी को एनालॉग ग्राउंड के संबंध में +/- 15 वी के साथ आपूर्ति की जाती है। मैंने जाँच की है और आम तौर पर सिस्टम के सभी सार्वजनिक उपक्रम अलग-थलग हैं, इसलिए एनालॉग ग्राउंड लूप के साथ कई परस्पर जुड़े केंद्रों के केंद्र में होना चाहिए:
लेआउट: मैंने यह सुनिश्चित करने के लिए सभी संकेतों (मैदानों सहित) को रूट किया है कि मेरे पास संकेतों के बीच सबसे छोटा, कम से कम समानांतर रास्ते हैं, संकेतों के करीब लौटता है, और फिर दोनों ऊपरी / निचले पक्षों पर 2 एनालॉग ग्राउंड विमानों को जोड़ा। यहाँ विमानों के साथ एक अवलोकन के साथ एक सारांश है, और कुछ प्रमुख संकेतों को विमानों के बिना नीले रंग में उजागर किया गया है:
यूसी से वास्तविक नियंत्रण के लिए, मैं CNV लाइन पर 1us पल्स भेजकर रूपांतरण (600Hz आवृत्ति पर) शुरू करूंगा, फिर मैं BUSY के कम होने का इंतजार करूंगा, और अंत में मैं एक मानक SPI हस्तांतरण आरंभ करूंगा जब तक मैं 3 पहले पैकेट एकत्र नहीं करता। यह उपकरण SPI लाइनों पर एकमात्र है।
प्रशन:
- क्या कुछ गलत है मुझे बदलना चाहिए, क्या यह योजनाबद्ध या लेआउट में है? यह सुनिश्चित करना है कि बोर्ड आवश्यकताओं को पूरा करे।
- अन्य अच्छी प्रथाओं के बारे में मैंने क्या नहीं सोचा? यह एनालॉग सर्किट की मेरी समझ में सुधार करना है।
मैंने एडीसी डेटशीट के सच्चे द्विध्रुवी इनपुट आर्किटेक्चर को लागू करने की कोशिश की है; वैकल्पिक रूप से यह एक LTC1469 को सिंगल एंड से डिफरेंशियल में बदलने के तरीके के रूप में उपयोग करने का सुझाव देता है यदि आपको लगता है कि यह बहुत बेहतर है, लेकिन मैं यह नहीं देखता कि यहां सटीकता क्यों बढ़ेगी (और जैसा कि फ़िल्टरिंग 600Ohm के साथ अच्छा नहीं होगा रिन)।
अन्यथा, एक ही वास्तुकला के लिए, LT1468 कुल मिलाकर खराब प्रदर्शन के बावजूद लोड को बेहतर ढंग से संभाल सकता है?
जवाब
क्या कुछ गलत है मुझे बदलना चाहिए, क्या यह योजनाबद्ध या लेआउट में है? यह सुनिश्चित करना है कि बोर्ड आवश्यकताओं को पूरा करे।
मैं सेंसर नहीं देख सकता, और संपूर्ण परिरक्षण योजनाबद्ध शायद नहीं दिखाया गया है। लेकिन एडीसी इनपुट के लिए ढाल को बांधना थोड़ा असामान्य है। आमतौर पर ढाल का उपयोग वर्तमान को जमीन से दूर करने और संवेदनशील एनालॉग संकेतों से दूर करने के लिए किया जाता है। मुझे लगता है कि एडीसी के नकारात्मक एनालॉग इनपुट को ढाल बांधना घटाव प्राप्त करने का एक प्रयास है। फिल्टर के साथ केवल सिग्नल साइड कॉमन मोड सबट्रैक्शन पर
ढाल में किसी भी विद्युत क्षेत्र को जमीन पर धकेल दिया जाना चाहिए, अगर ESD ढाल पर थोपता है तो एक छोटा सा मौका है जो इसे ADC को निर्देशित किया जा सकता है, जो ADC के लिए अच्छा नहीं है। बेहतर होगा कि ढाल को ज़मीन से बाँधें और ढाल के लिए सबसे कम प्रतिबाधा मार्ग बनाएँ (जब तक कि आपके पास ढाल पर कुछ संदर्भ वोल्टेज न हो, जो कि पीसीबी की तरफ से मैं इस बात का जवाब दूंगा कि उत्तर नहीं है।)
एक सफल डिजाइन ग्राउंडिंग और रिटर्न धाराओं को देखने और प्रबंधित करने में परिणाम देगा। ग्राउंड्स कभी भी शून्य वोल्ट नहीं होते हैं, यह एक ऐसी अवधारणा है जिसकी आवश्यकता uV स्तर के करीब पहुंचने पर होती है। केबल्स 100mΩ से 10mΩ प्रतिरोध रेंज में हैं। कहते हैं कि आपके पास एक ग्राउंडिंग सिस्टम है जो 100m you है और आपके पास एक स्विचिंग लोड है जो 3mV \$ V = IR \$तो \ _$ 3mA*100m\Omega = 300uV\$
अच्छी ग्राउंडिंग के बिना 3mA से अधिक स्विचिंग लोड देखा जाएगा।
या \ _$ 3mA*10m\Omega = 30uV\$
तो ग्राउंडिंग सिस्टम (केबल्स कनेक्टर्स) के प्रतिरोध को कम करके लोड स्विचिंग द्वारा सामान्य मोड वोल्टेज शोर को कम कर देगा।
सब मिलिवोल्ट रेंज में एक खुश एनालॉग सिस्टम वह है जहां एनालॉग सबसिस्टम के ग्राउंड सिस्टम पर कोई स्विचिंग लोड नहीं होता है। इसका मतलब यह भी है कि एडीसी के पास और विशेष रूप से संदर्भों को डालने का मतलब है (वे वोल्टेज को विनियमित करेंगे जो भी उनके ग्राउंड पिन है, इसलिए यहां तक कि अगर आपके पास शिफ्टिंग ग्राउंड है, तो यह एडीसी और वोल्टेज संदर्भ को देखने पर समस्या पैदा नहीं करेगा )
जहाँ तक ग्राउंडिंग जाता है, आपके पास ग्राउंड लूप है अगर आपकी रनिंग डिजिटल लाइनें सीधे ADC से प्रोसेसर तक जाती हैं, तो बेहतर होगा कि आप दो हिस्सों के बीच यदि संभव हो तो डिजिटल आइसोलेटर्स का उपयोग करें, खासकर अगर मोटर बोर्ड का लोडिंग लोड ( जो प्रोसेसर अपने आप में एक बदलते भार है)। यदि ग्राउंडिंग बिंदु केवल दो बोर्ड के बीच है, तो आपने ग्राउंड सिस्टम के वोल्टेज में कोई संभावित अंतर दिखाया है, जिसके परिणामस्वरूप एक वर्तमान होगा । इसलिए इसे अलग करना सबसे अच्छा है। और अलगाव के साथ, सुनिश्चित करें कि रेल के लिए वोल्टेज नियामक भी एडीसी के बगल में स्थित हैं। यदि आपका बिजली आपूर्ति से एनालॉग सब सिस्टम चला रहा है, तो बिजली की आपूर्ति पर तरंग की जांच करें और यह एनालॉग सबसिस्टम को कैसे प्रभावित करेगा, बिजली की आपूर्ति से तरंग या शोर का ख्याल रखने के लिए वोल्टेज नियामकों का उपयोग करना सबसे अच्छा है। ओप्स (और एडीसी) का PSRR यह निर्धारित करेगा कि सिग्नल में कितना बिजली आपूर्ति शोर है।
यदि आप 300uV से बेहतर करना चाहते हैं, तो सुनिश्चित करें कि ग्राउंड प्लेन में एनालॉग सेक्शन (जैसे ब्लू लाइन) से यात्रा करने की कोई धारा नहीं है। सुनिश्चित करें कि ढाल से धाराएं वापस जमीन पर आ जाएं। जब मैं कहता हूं कि इस क्षेत्र को रिटर्न धाराओं से मुक्त रखें, तो कोई भार नहीं होगा जो एडीसी सेक्शन के माध्यम से एक रिटर्न करंट वापस भेजेगा (वर्तमान में ग्राउंड प्लेन पर फैलता है, तो सबसे कम प्रतिबाधा (डीसी पर प्रतिरोध) के मार्ग का अनुसरण करता है स्रोत (एक बिजली की आपूर्ति) पर वापस। उदाहरण के लिए, C35 के माध्यम से 10mA या अधिक की एक वर्तमान धारा डंपिंग था, और बिजली की आपूर्ति इनपुट J19 में स्थित था कहते हैं। 10mA वर्तमान J19 और जमीन पिन की ओर प्रवाह होगा। (और कैप ग्राउंड पिन) अपने मैदानों को ऊपर और नीचे शिफ्ट करते हुए देखेंगे, जो अवांछनीय है।
यदि आपका सेंसर ग्राउंडेड है तो इससे समस्याएं और ग्राउंड लूप (जो भी SMA_CHx जुड़ा हुआ है) हो जाएगा।
इसके अलावा मैं डिजाइन के बारे में अधिक देखे बिना बहुत टिप्पणी नहीं कर सकता।
यदि एनालॉग सबसिस्टम की आपकी फ्रीक्वेंसी रेंज डीसी से 600 हर्ट्ज है, तो हर तरह से एडीसी के पास या 600 हर्ट्ज पर कम पास फिल्टर लगाएं। फिल्टर शोर को कम करते हैं और एक टोपी डिजिटली फ़िल्टर करने की तुलना में डिज़ाइन में जोड़ना बहुत आसान है।
यदि और कुछ नहीं, तो कम से कम एडीसी के दोनों इनपुट चलाएं।
यह ADC 6dB को अधिक गतिशील रेंज के साथ काम करने देता है क्योंकि यह दो बार स्तर देख रहा है।
आपको बस अपने मौजूदा ADC_CHn + आउटपुट में से प्रत्येक में एक इन्वर्टर (opamp) जोड़ना होगा।
+ सर्किट के लिए एक दोहरी opamp के आधे हिस्से का उपयोग करें और दूसरे आधे का उल्टे संस्करण के लिए।
इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध