BJT 회로 분석

Question

최근에 Talking Electronics 웹 페이지에서이 회로를 발견했습니다.

아래의 수정 된 회로에 관심이있었습니다. 피드백 커패시터는 단락 회로로 대체되고 8R 스피커는 8 옴 저항으로 대체되었습니다.

두 가지 상황에서 falstad로 회로를 시뮬레이션했습니다.

1. 피드백없이 회로가 작동 할 때 단락을 추가했습니다.
2. 시뮬레이션을 시작할 때 단락이 발생했습니다.

( 시뮬레이션 링크 )

피드백이 없으면 회로는 전류 증폭이 약 100 * 100 = 10,000 A / A 인 증폭기입니다. 첫 번째 시나리오에서 회로가 실행되는 동안 단락을 추가하면 회로는 이전과 같이 계속 작동하지만 8ohm 저항의 전압은 더 낮은 값을 갖습니다. 단락 회로를 추가하면 NPN bjt의베이스에서 일부 전하가 제거 될 수 있으므로 약간 꺼져 컬렉터 전압이 증가하므로 PNP bjt의베이스 전류가 더 낮은 값을 갖게되어 PNP의 콜렉터 전류와 마지막으로 이것은 8ohm 저항의 전압을 감소시킵니다. 두 번째 시나리오에서는 두 트랜지스터가 모두 차단됩니다. 아마도 이것은 BJT의 기생 커패시턴스 및 켜짐 시간과 관련이있을 수 있습니다.

누군가가 회로가 어떻게 그리고 왜 이런 식으로 작동하는지 설명해 줄 수 있는지 친절하게 묻습니다.

Answer 1

위의 회로도에서 입력이 어디에 있는지 또는 어떻게 연결되는지는 명확하지 않습니다. 하지만 전압이 변하는 이유는 커패시터가 회로의 DC 바이어스를 방해하지 않기 때문입니다. 그러나 단락은 NPN베이스의 DC 레벨을 출력의 DC 레벨에 연결하기 때문에 그렇습니다.

이 회로의 바이어스는 개별 부품과 환경 조건에 걸쳐 넓은 (또는 잠재적으로 무한한) 범위의 변동이 있기 때문에 신뢰할 수없는 시스템 인 개별 트랜지스터의 이득에 따라 달라지는 것으로 보입니다. 또한 입력을 늘리면 (NPN베이스에 연결되어 있다고 가정 할 때) 피드백이 긍정적 인 것처럼 보입니다. 따라서 불안정 할 위험이있는 게인이 증가합니다.

피드백 경로가 단락되면 NPN에서 일시적인 BE 단락이 영구적으로 꺼지는 것처럼 보입니다. NPN이 전도를 멈 추면 PNP도 중단되고 부하는 NPN베이스를 풀 타임으로 접지합니다. 이를 극복하려면 부하를 구동 할 수있는 입력 신호가 있어야합니다.