Opamp : 일정한 이득을 얻기 위해 보상

Sep 06 2020

나는 500Hz에서 약 500kHz 범위의 차동 증폭기 구성에서 LM318 opamp에 걸쳐 일정한 이득을 얻으려고 노력해 왔습니다 . opamp의 대역폭은 15Mhz입니다.

게인은 주파수에 따라 다르기 때문에 성공하지 못했습니다.

입력 진폭이 600mV peak-to-peak가 일정하다면, 예를 들어 모든 관심 주파수에서 4V peak-to-peak 출력을 원합니다.

몇 가지 연구 후에 이것이 가능해 보이는 유일한 방법은 피드백 루프에서 다른 opamp를 사용하여 더 높은 주파수에서 게인을 증가시키는 것입니다 (활성 피드백). 이것이 사실입니까, 아니면 더 나은 방법이 있습니까? 그렇다면 어떻게 될까요?

주제에 대한 도움을 주시면 감사하겠습니다. 감사합니다.

편집 : 내가 달성하려는 것의 회로도 :

답변

2 analogsystemsrf Sep 06 2020 at 09:51

LM318의 편심을 제쳐두고 다음과 같은 문제가 있습니다.

  • R37 / C16의 시간 상수는 1 마이크로 초이므로 160KHz의 3dB입니다. 이것은 500KHz까지 좋은 게인 (플랫 게인)을 허용하지 않습니다.

  • 브리지 센서의 22ohm에서 opamp Vin- 및 Vin +까지의 불균형 저항 비율

  • ---- R31 / R37은 22 / 18,000의 비율 또는 약 800X의 이득을 가짐

  • ---- R33 / 34 / 36은 22 + 1000 / 18,000의 비율 또는 약 18X의 이득을 갖습니다.

  • 빠른 opamp를 사용하여 22uF 커패시터를 구동하려고합니다. 오실레이터가 있습니다.

  • 2 개의 LM318 파워 레일에 대한 우회 없음

  • 22uF를 충전 (시도)하는 데 필요한 서지 전류는 + VDD에서 혼란을 일으키고 (처짐을 유발) 첫 번째 LM318에 영향을 미칩니다. 이것은 또한 진동을 일으키는 피드백 루프입니다. VDD_tree를 디자인하십시오. 두 opamp의 각 + VDD 핀에 22uF, VDD 핀에서 글로벌 VDD까지 10 옴. 이 22 * ​​10 = 220 uS 시정 수는 VDD_based 진동을 방지하는 데 도움이됩니다. 전역 + 5v에서 100uF가 필요할 수 있습니다 (충전하는 데 필요한 높은 전류로 인해 _the_22uF_CLoad).