양자 오류 수정 코드의 회로

Question

2 개의 추가 큐 비트 만있는 QEC 의 흥미로운 논문 을 읽었습니다 .

논문에는 회로가 있습니다. 그 주

.

다음은 논문의 몇 가지 맥락입니다.

"안정화 장치는 $XZZXI$. 두 번째 게이트가 실패하고$IZ$ 오류가 발생하면이 오류가 후속 게이트를 통해 전파되어 $IIZXI$ 데이터 오류. "

두 번째 게이트의 안정화 장치는 $Z$, 어떻게 소개 할 수 있습니까? $IZ$ 결점? $IZ$ 동일하다 $Z$, 그렇지 않습니까? 후속 게이트가되는 이유$IIZXI$?

Answer 1

그림에서 볼 수 있듯이 CNOT에 들어가는 2 큐 비트에서 (I, Z) 오류가 발생합니다. 나는 제어에서 발생하고 Z 오류가 대상 ancilla qubit에서 발생하고 다음 CNOT을 통해 위쪽으로 전파 된 다음 ancilla에서 다음 CNOT까지 계속되고 Hadamard 게이트로 인해 4 번째 데이터 큐 비트에서 X 오류가됩니다. 마지막으로 5 개의 데이터 큐 비트에는 오류 패턴이 있습니다 (첫 번째 큐 비트에 I, 두 번째 큐 비트에 I, 세 번째 큐 비트에 Z, 네 번째 큐 비트에 X, 다섯 번째 큐 비트에 I).