Makefile wird jedes Mal neu verknüpft
Oct 27 2020
Ich kann nicht herausfinden, warum mein Makefile jedes Mal neu verknüpft wird. Könnte mir jemand erklären?
Hier ist mein Makefile:
SRCS = ${wildcard ./srcs/*.c} OBJS = ${SRCS:.c=.o}
INCL = includes
CC = gcc
CFLAGS = -Wall -Wextra -Werror
NAME = BSQ
.c.o :
${CC} -I ${INCL} ${CFLAGS} -c $< -o ${<:.c=.o} all : ${OBJS}
${CC} -o ${NAME} ${OBJS} clean : rm -f ${OBJS}
fclean : clean
rm -f ${NAME}
re : fclean all
Antworten
3 Barmar Oct 27 2020 at 14:53
Da das allZiel keine Datei mit dem Namen erstellt all, makeweiß es nicht, dass dies bereits geschehen ist.
Sie sollten allabhängig machen ${NAME}und dann ein Ziel hinzufügen, für ${NAME}das die Verknüpfung ausgeführt wird.
all: ${NAME} ${NAME}: ${OBJS} ${CC} -o $@ $^