एक और गेट को छह ट्रांजिस्टर की आवश्यकता क्यों होगी?

Question

मैं एक डिजिटल डिज़ाइन पाठ्यक्रम ले रहा हूँ, और मुझे बताया गया है कि एक NAND गेट को लागू करने के लिए चार ट्रांजिस्टर की आवश्यकता होती है और AND गेट को छह (NAND गेट के लिए चार और इन्वर्टर के लिए दो) की आवश्यकता होती है। यह तब तक समझ में आता है जब तक कि मेरे एक सहपाठी ने मुझे नहीं बताया कि वह चार ट्रांजिस्टर के साथ AND गेट को लागू कर सकता था, बहुत कुछ NAND गेट की तरह लेकिन कुछ समरूपता के साथ। मैं लॉजिसिम का उपयोग करते हुए उनके विचार को लागू करता हूं (नीचे की छवि देखें, बाएं एक नंद द्वार है, और दायां एक चार-ट्रांजिस्टर और गेट मुझे लगता है), और ऐसा लगता है कि सर्किट मैं गर्भ धारण करता है। तो क्या कोई मुझे समझा सकता है कि एक और गेट को छह ट्रांजिस्टर की आवश्यकता क्यों है?

अग्रिम में धन्यवाद!

Answer 1

लॉजिक गेट लेवल डिजिटल डिज़ाइन एब्स्ट्रैक्शन में, इनपुट्स को लॉजिक हाई से लॉजिक LOW और इसके विपरीत तुरंत स्विच करने के लिए माना जाता है। यह तर्क डिजाइन को सरल बनाने के लिए किया जाता है।

हालाँकि, वास्तविक दुनिया में, यह एक तर्क स्तर से दूसरे स्तर पर स्विच करने के लिए सीमित समय लेता है। हम चाहते हैं कि एक तर्क स्तर से दूसरे स्थान पर स्विच करने के बीच का समय अंतराल जितना कम हो सके ।

यह भी वांछित है कि डिजिटल सर्किट का आउटपुट इनपुट में परिवर्तन के प्रति संवेदनशील नहीं होना चाहिए जब तक कि इनपुट को एक तर्क स्तर से दूसरे स्तर पर स्विच न किया जाए। इसे शोर प्रतिरक्षा कहा जाता है , और यह डिजिटल सर्किट को एनालॉग सर्किट से अधिक लाभ देता है।

CMOS तकनीक में ट्रांजिस्टर का उपयोग करते हुए डिजिटल सर्किट डिजाइन करते समय, पुल-डाउन नेटवर्क में एक NMOS ट्रांजिस्टर का उपयोग किया जाता है और पुल-अप नेटवर्क में एक PMOS ट्रांजिस्टर का उपयोग किया जाता है। ऐसा इसलिए है क्योंकि NMOS कम वोल्टेज स्तरों को पार करने में अच्छा है, लेकिन उच्च वोल्टेज स्तरों को पार करने में बुरा है। PMOS उच्च वोल्टेज स्तरों को पारित करने में अच्छा है, लेकिन निम्न वोल्टेज स्तरों को पारित करने में बुरा है। हमें इन 2 ट्रांजिस्टर को इस तरह से संयोजित करना है कि हम दोनों प्रकार के ट्रांजिस्टर की ताकत का लाभ उठा सकें। यह पुल-डाउन नेटवर्क में NMOS का उपयोग करके किया जाता है क्योंकि यह कम वोल्टेज के स्तर को प्रभावी ढंग से और PMOS को पुल-अप नेटवर्क में पारित कर सकता है क्योंकि यह उच्च वोल्टेज स्तर को प्रभावी ढंग से पारित कर सकता है।

अगर पीएमओएस ट्रांजिस्टर का उपयोग पुल-डाउन नेटवर्क में किया जाता है और पुल-अप नेटवर्क में एक एनएमओएस ट्रांजिस्टर का उपयोग किया जाता है, तो हम देखते हैं कि क्या होता है। NMOS ट्रांजिस्टर (IRF530) की दहलीज वोल्टेज 4 V है और PMOS ट्रांजिस्टर (IRF9530) 3.3 V है।

खराब बफर: पुल-अप नेटवर्क में NMOS, पुल-डाउन नेटवर्क में PMOS

^{इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध}

यह उपरोक्त सर्किट की डीसी स्वीप विशेषताओं है, एक्स-एक्सिस इनपुट वोल्टेज का प्रतिनिधित्व करता है, जो 0 वी से 12 वी तक होता है। वाई-अक्ष आउटपुट वोल्टेज का प्रतिनिधित्व करता है।

आइए देखें कि क्या होता है जब इस सर्किट का इनपुट एक लॉजिक से लॉजिक हाई तक स्विच करता है। जैसा कि नीचे दिए गए ग्राफ़ में देखा जा सकता है, यह एक अच्छी स्विचिंग विशेषता नहीं है, क्योंकि आउटपुट 2 लॉजिक स्तरों के बीच स्विच नहीं करता है, इसके बजाय यह इनपुट के साथ बदलता रहता है, स्थिर रहता है और फिर इनपुट के साथ बदलता रहता है। इसलिए यह ट्रांजिस्टर सर्किट डिजिटल सर्किट के लिए उपयुक्त नहीं है।

अच्छा इन्वर्टर: पुल-डाउन नेटवर्क में NMOS, पुल-अप नेटवर्क में PMOS

^{इस सर्किट का अनुकरण करें}

यह उपरोक्त सर्किट की डीसी स्वीप विशेषताओं है, एक्स-एक्सिस इनपुट वोल्टेज का प्रतिनिधित्व करता है, जो 0 वी से 12 वी तक होता है। वाई-अक्ष आउटपुट वोल्टेज का प्रतिनिधित्व करता है।

आइए देखें कि क्या होता है जब इस सर्किट का इनपुट एक लॉजिक से लॉजिक हाई तक स्विच करता है। नीचे दिए गए ग्राफ़ से, यह देखा गया है कि आउटपुट इनपुट में परिवर्तन के प्रति संवेदनशील नहीं है, इसमें एक ढलान है क्योंकि यह एक उच्च स्तर से कम स्तर तक संक्रमण करता है, और इनपुट में फिर से बदलाव के प्रति संवेदनशील नहीं है। इसलिए इसमें एक अच्छी स्विचिंग विशेषता है और यह डिजिटल सर्किट के लिए उपयुक्त है। आउटपुट कम इनपुट वोल्टेज के लिए उच्च है और उच्च इनपुट वोल्टेज के लिए कम है, क्योंकि यह एक इन्वर्टर है।

अच्छा गैर-इनवर्टिंग बफर: 2 अच्छे इनवर्टर कैस्केड

^{इस सर्किट का अनुकरण करें}

यह उपरोक्त सर्किट की डीसी स्वीप विशेषताओं है, एक्स-एक्सिस इनपुट वोल्टेज का प्रतिनिधित्व करता है, जो 0 वी से 12 वी तक होता है। वाई-अक्ष आउटपुट वोल्टेज का प्रतिनिधित्व करता है।

आइए देखें कि क्या होता है जब इस सर्किट का इनपुट एक लॉजिक से लॉजिक हाई तक स्विच करता है। ग्राफ से, यह देखा जा सकता है कि आउटपुट एलओडब्ल्यू से हाई तक स्विच करता है, और ग्राफ का ढलान स्थिर है, इसलिए इस सर्किट में एक अच्छी स्विचिंग विशेषता है और यह डिजिटल सर्किट के लिए अच्छा है।

निष्कर्ष

अब आप जानते हैं कि आप पुल-अप नेटवर्क में NMOS के साथ डिजिटल सर्किट को डिज़ाइन क्यों नहीं कर सकते हैं और पुल-डाउन नेटवर्क में PMOS। 4 ट्रांजिस्टर का उपयोग करने वाला AND गेट सर्किट, पुल-डाउन नेटवर्क में PMOS और पुल-अप नेटवर्क में NMOS का उपयोग करता है, इसलिए यह एक ही कारण से प्रभावी ढंग से काम नहीं करेगा कि पुल-डाउन में PMOS और पुल में NMOS का उपयोग कर रहा है -अप प्रभावी ढंग से काम नहीं करता है।

Answer 2

आपका सहपाठी गलत तरीके से आपके सर्किट में ट्रांजिस्टर को जादुई उपकरणों के रूप में मान रहा है जिसका व्यवहार पूरी तरह से गेट और केवल गेट पर दिखाई देने वाली चीज़ से नियंत्रित होता है। वे आपके डिजिटल लॉजिक सर्किट में ट्रांजिस्टर को वास्तविक ट्रांजिस्टर के रूप में देखने में असफल हो रहे हैं।

MOSFETs गेट पर लोगों और शून्य पर प्रतिक्रिया नहीं करते हैं । वे गेट पर वोल्टेज पर प्रतिक्रिया नहीं करते हैं (यह वास्तव में कोई मतलब नहीं है क्योंकि गेट सिर्फ एक पिन है, लेकिन वोल्टेज हमेशा दो बिंदुओं के बीच अंतर होता है)। MOSFET किसी एक पिन पर वोल्टेज की परवाह नहीं करता है और न ही कर सकता है । यह केवल दो पिंस के बीच वोल्टेज के बारे में परवाह करता है , और एक MOSFET को नियंत्रित करता है इसके गेट और स्रोत पिन के बीच वोल्टेज का अंतर है ।

इसका मतलब है कि अगर आप जमीन से संदर्भित वोल्टेज के साथ गेट चला रहे हैं, तो आप उच्च-पक्ष पर NMOS और उच्च-पक्ष पर PMOS नहीं रख सकते। NMOS को लो-साइड पर जाना चाहिए और PMOS को हाई-साइड पर जाना चाहिए ताकि उनके सोर्स पिन एक निश्चित वोल्टेज से जुड़े रहें यदि आप एक निश्चित वोल्टेज (यानी ग्राउंड) से संदर्भित वोल्टेज के साथ अपने गेट को ड्राइव करने की योजना बनाते हैं ) है।

यदि NMOS पर स्रोत पिन एक निश्चित क्षमता से जुड़ा नहीं है, लेकिन आप गेट को जमीन से संदर्भित वोल्टेज के साथ चलाते हैं, तो यह एक स्रोत अनुयायी बन जाता है और एक डिजिटल स्विच की तरह व्यवहार नहीं करता है। कुछ ऐसा ही पीएमओएस के साथ होता है यदि आप इसके स्रोत पिन को एक निश्चित रेल से नहीं जोड़ते हैं और एक निश्चित वोल्टेज के सापेक्ष गेट चलाते हैं।

इसका मतलब है कि 4 ट्रांजिस्टर के साथ, यह हमेशा एक नंद (या NOR) होगा, और आपको इसे (या OR) में बदलने के लिए दो-ट्रांजिस्टर इन्वर्टर की आवश्यकता होगी।

यह एक ही कारण है कि एक इन्वर्टर शीर्ष पर एक पीएमओएस और तल पर एक एनएमओएस है, और आप केवल एनएमओएस को शीर्ष पर और नीचे एक पीएमओएस डालकर एक गैर-इनवर्टिंग बफर नहीं बना सकते हैं; आपको उस व्यवहार के लिए कम से कम चार ट्रांजिस्टर (दो इनवर्टर) चाहिए।

यदि आप अपने आप को सर्किट विश्लेषण या व्हाट्सएप के साथ काम करना चाहते हैं तो यह काम क्यों नहीं करेगा, इसे नंद द्वार से करने की कोशिश न करें। इसके बजाय, यह शीर्ष पर NMOS और तल पर PMOS के साथ गैर-इनवर्टिंग बफर के लिए करें। यह समझने के लिए आपके लिए पर्याप्त होगा। आप इसे नीचे की तरफ एक पीएमओएस और शीर्ष पर एक पुल-अप रोकनेवाला, या शीर्ष पर एक एनएमओएस और तल पर एक पुल-डाउन रोकनेवाला के साथ भी कर सकते हैं। फिर ध्यान दें कि जब आप ट्रांजिस्टर को चालू और बंद करने का प्रयास करते हैं तो सर्किट में आपका स्रोत वोल्टेज कैसे बदलता है, और याद रखें कि गेट-स्रोत वोल्टेज वह है जो MOSFET को नियंत्रित कर रहा है।

Answer 3

तो क्या कोई मुझे समझा सकता है कि एक और गेट को छह ट्रांजिस्टर की आवश्यकता क्यों है?

एक और गेट को 6 ट्रांजिस्टर की आवश्यकता नहीं है - ऐसा इसलिए है क्योंकि आप विशेष रूप से एफसीएमओएस (पूरी तरह से पूरक एमओएस) का उल्लेख कर रहे हैं जहां एक पीडीएन और पीयूएन पूरी तरह से पूरक हैं, जैसा कि डी मॉर्गन के कानूनों के माध्यम से औपचारिक रूप से सिद्ध होता है। यह वास्तव में दिखाया जा सकता है कि सिर्फ 1 PDN और PUN के साथ NAND को लागू करने का कोई तरीका नहीं है।

हालांकि, अन्य तर्क परिवार हैं जो आपको दूसरों की कीमत पर FCMOS से बेहतर प्रदर्शन के आंकड़े देते हैं, उदाहरण के लिए आपको 6 से कम ट्रांजिस्टर जैसे (डी) सीवीएसएल और पीटीएल लागू करने की अनुमति देता है। उदाहरण के लिए,

^{इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध}

Answer 4

यहां एक त्वरित (और मेरे लिए, समझने में आसान) उत्तर है, किसी समीकरण की आवश्यकता नहीं है।

अन्य लोगों ने बताया है कि Vgs वह है जो nmos को चालू / बंद अवस्था में नियंत्रित करता है। यदि आप पुल-अप तत्व के रूप में nmos का उपयोग करने का प्रयास करते हैं, तो nfet अपना स्वयं का स्रोत वोल्टेज बढ़ाता है। यदि स्रोत वोल्टेज ऊपर जाता है, तो करंट नीचे जाता है। यह अपने आप बंद हो जाता है!

यह वोल्टेज की आपूर्ति तक पहुंचने से पहले होता है। यह धीरे-धीरे और धीरे-धीरे होता है। इसलिए आउटपुट वोल्टेज धीरे-धीरे आपूर्ति वोल्टेज के नीचे कुछ अधिकतम मूल्य तक पहुंच जाएगा।

पुल-डाउन नेटवर्क में pmos के साथ एक ही बात होती है।

Answer 5

यदि आप घटते मोड FETs का उपयोग करते हैं, तो आप सैद्धांतिक रूप से एनएएनडी गेट के आर्किटेक्चर पूरक का उपयोग करके गेट का निर्माण कर सकते हैं । व्यवहार में, हालांकि, इस तरह के गेट नियमित एफईटी के साथ काम नहीं करेंगे क्योंकि शरीर के डायोड जमीन पर वोल्टेज की आपूर्ति करेंगे।

यहां तक ​​कि अगर आप बॉडी डायोड समस्या के आसपास काम करने का प्रबंधन करते हैं, तो आपको निश्चित रूप से एनआईडी गेट्स को एन्हांसमेंट मोड एफईटी के साथ एक ही मरने पर बनाने की आवश्यकता होगी, और एन्हांसमेंट और कमी को मिलाने की परेशानी एफईटी निश्चित रूप से दो एफईटी को बचाने के लाभ से दूर होगी। प्रति और गेट।

इसके अलावा, कोई भी पूरक कमी मोड FETs के आधार पर आधुनिक लॉजिक गेट्स का निर्माण नहीं करता है, इसलिए ऐसे गेटों का प्रदर्शन वृद्धि मोड गेटों की तुलना में सबसे खराब होगा। अन्यथा हम हर जगह कमी मोड ICs देखेंगे, और 4-FET NAND गेट एक विषमता होगी।

Answer 6

एक बिंदु का अभी तक उल्लेख नहीं किया गया है, जबकि एक "स्टैंड-अलोन" और गेट को CMOS में लागू करने के लिए छह चिप्स की आवश्यकता होती है, अन्य गेट्स के साथ एक "और" फ़ंक्शन का समावेश अक्सर बहुत सस्ता होता है। उदाहरण के लिए, यदि कोई (X या (Y और Z)) के व्युत्क्रम की गणना करना चाहता है, तो एक चार-ट्रांजिस्टर NOR गेट के साथ छह ट्रांजिस्टर और गेट का उपयोग कर सकता है - कुल दस ट्रांजिस्टर। पूरे सर्किट को और अधिक सस्ते में लागू किया जा सकता है, हालाँकि, यदि कोई X के गलत होने पर आउटपुट को खींचने के लिए तीन PMOS ट्रांजिस्टर का उपयोग करता है और Y या Z गलत है, और X के सही होने पर या आउटपुट के लिए तीन NMOS ट्रांजिस्टर का उपयोग करता है Y और Z दोनों सत्य हैं - कुल छह ट्रांजिस्टर।

हालांकि, "और" और "या" कार्यक्षमता को मिलाने वाले फाटकों के लिए मानक तर्क प्रतीक नहीं हैं, लेकिन यह एक योजनाबद्ध के लिए असामान्य नहीं है कि बड़े NAND गेट को छोटे "या" द्वार से जोड़ा जाए जो सीधे कुछ इनपुट से जुड़ा हो, या एक बड़ा NOR गेट हो छोटे और फाटकों के साथ। यदि सभी इनपुट स्वतंत्र हैं, तो इस तरह के गेट को प्रति इनपुट दो ट्रांजिस्टर की आवश्यकता होगी, इसकी परवाह किए बिना कि कैसे और या कार्यों को संयुक्त किया जाता है, जबकि अलग-अलग निर्मित फाटकों का उपयोग करते हुए प्रत्येक और या गेट के लिए एक अतिरिक्त चार ट्रांजिस्टर की आवश्यकता होती है। NAND या NOR (ऐसे प्रत्येक गेट के लिए प्रति इनपुट दो ट्रांजिस्टर की आवश्यकता होती है, लेकिन डाउनस्ट्रीम गेट से प्रति इनपुट दो ट्रांजिस्टर को खत्म कर देते हैं, लेकिन फिर इन्वर्टर के लिए दो ट्रांजिस्टर की आवश्यकता होती है, और इन्वर्टर का आउटपुट प्राप्त करने के लिए अगले गेट में दो ट्रांजिस्टर की आवश्यकता होती है)।