कैस्केड BJT एम्पलीफायर लोड

Aug 15 2020

मेरे पहले लेआउट में, 9.2k लोड के साथ मुझे ~ 55 (20mVpp in -> ~ 1.1Vpp आउट) का लाभ मिलता है।

मेरी वर्तमान समझ यह है कि अगर मैं रोकनेवाला लोड को कुछ और के साथ प्रतिस्थापित करता हूं जो 9.2k (यानी सर्किट के रिन) के रूप में प्रस्तुत करता है तो इसका समान लाभ होना चाहिए। इसलिए मैंने ALTload को इसके स्थान पर जोड़ा (उसी BJT एम्पलीफायर सर्किट की एक प्रतिलिपि जिसमें 9.2k का रिन है) लेकिन यह नहीं देखा कि मैं सर्किट में उसी बिंदु पर क्या उम्मीद कर रहा था (C3 के बाद)।

क्या कोई मुझे इस बात पर मार्गदर्शन कर सकता है कि मेरी धारणा / कार्यान्वयन में क्या खामियां थीं?

ऐसा लगता है कि लाभ में वृद्धि हुई है - क्यों?
शीर्ष चोटी को बाहर समतल करने के लिए क्या कारण है - क्या यह वोल्टेज डिवाइडर R5 / R6 के साथ कुछ करने के लिए ऊपरी सीमा @ 4.174V सेट करता है? मुझे लगा कि कैपेसिटर C3 DC ऑफसेट को 'रीसेट' करेगा और 1.1Vpp 4.174V + / 1 0.55V होगा?

अग्रिम में बहुत धन्यवाद

FYI करें - मैंने बड़े पैमाने पर यहां उदाहरण का अनुसरण किया (पृष्ठ 10 / स्लाइड 19): लघु सिग्नल मॉडल

अद्यतन: मैंने रिन को खोजने के लिए इस सिमुलेशन को चलाया ~ मुझे उम्मीद है कि मैच:

अद्यतन 2: गैर-रेखीय स्रोत को दिखाने के लिए ऊपर दिए गए सर्किट का एक क्षणिक सिम टिप्पणी के रूप में वर्तमान में:

Is कई कारणों से अत्यधिक गैर-रेखीय ’से क्या तात्पर्य है - शायद कुछ विषय / अवधारणाएं हैं जिन्हें मैं बेहतर तरीके से समझने के लिए अधिक विस्तार से पढ़ सकता हूं?

जवाब

2 jonk Aug 16 2020 at 03:17

पहली नज़र में, इस तरह एक योजनाबद्ध को देख:

^{इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध}

मुझे लगता है कि ये चीजें निम्नलिखित क्रम में हैं:

एसी ग्राउंड एमिटर: एक तर्कसंगत डिजाइनर और एक व्यावहारिक सर्किट को मानते हुए, यह संभवतः एक बड़ी प्रणाली का हिस्सा है जहां इस चरण के अन्यथा विकृत आउटपुट को ठीक करने के लिए वैश्विक एनएफबी का उपयोग किया जाएगा।
आधार विभक्त जोड़ी की कठोरता ठीक हो सकती है।
CE चरण: 1 चरण नहीं हो सकता है, क्योंकि वे आमतौर पर एक उद्देश्य के लिए सावधानी से तैयार किए जाते हैं और किसी भी मामले में बूटस्ट्रैप और अन्यथा संशोधित नहीं होते हैं। तर्कसंगत डिजाइनर और व्यावहारिक सर्किट के # 1 पर अनुमान अब संभावना नहीं है। यह इसके बजाय एक पाठ्यपुस्तक सीई चरण है।
निष्कर्ष: यह एक शैक्षिक सर्किट है।

तो आइए शैक्षिक उद्देश्यों के लिए इसका विश्लेषण करते हैं।

डीसी ऑपरेटिंग प्वाइंट

LTspice के NPN BJT में निम्नलिखित प्रमुख मॉडल पैरामीटर हैं: \$B_f=100\$(उर्फ \ _$\beta_{_\text{DC}}\$) और \$I_s=100\:\text{aA}\$। ये किसी भी कलेक्टर वर्तमान (सक्रिय मोड, वैसे भी) और एक साथ अनुमानित ऑपरेटिंग बिंदु के लिए बेस-एमिटर वोल्टेज स्थापित करने में मदद करते हैं।

KVL का उपयोग करके, \ _$V_\text{BE}=700\:\text{mV}\$पैदावार \ _$I_\text{B}=\frac{V_\text{TH}-V_\text{BE}}{R_\text{TH}+\left(\beta+1\right) R_\text{E}}\approx 2.45\:\mu\text{A}\$। इस से, मुझे लगता है कि \$V_\text{BE}=V_T \ln\left(\frac{I_\text{C}}{I_\text{SAT}}\right)\approx 742\:\text{mV}\$। पुन: कंप्यूटिंग, मुझे लगता है \$I_\text{B}\approx 2.42\:\mu\text{A}\$। इस बिंदु पर, मैं रुक जाता हूं। मैं फिर से पुनरावृति कर सकता था, लेकिन इसका कोई मतलब नहीं है। (ध्यान दें कि \$R_\text{TH}\$और \$V_\text{TH}\$Thevenin के बराबर हैं \$V_\text{CC}\$ आधार के अवरोधक विभक्त युग्म के माध्यम से।)

एक साइड नोट के रूप में, लैम्बर्टडब्ल्यू या तथाकथित उत्पाद-लॉग फ़ंक्शन का उपयोग बंद समाधान के निर्माण के लिए किया जा सकता है। यहां, सेट करें \$I_T=\frac{V_T}{R_\text{TH}+\left(\beta+1\right) R_\text{E}}\$और लगता है कि \$I_\text{B}=I_T\operatorname{LambertW}\left(\frac{I_\text{SAT}}{\beta\: I_T}e^{_{\left[\frac{V_\text{TH}}{V_T}\right]}}\right)\$। यह सीधे गणना करेगा \$I_\text{B}=2.4217833634\:\mu\text{A}\$जिस से \ _ का एक ही अनुमान$I_\text{B}\approx 2.42\:\mu\text{A}\$ पुनरावृत्ति के बिना पाया जाएगा।

अब, यह है कि बाहर काम करने के तुच्छ है \$I_\text{C}\approx 242\:\mu\text{A}\$और वह: \ _$V_{\text{C}_\text{Q}}\approx 6.676 \:\text{V}\$और \$V_{\text{E}_\text{Q}}\approx 3.177 \:\text{V}\$। यह कहता है कि BJT वास्तव में सक्रिय मोड में चल रहा है। तो यह अच्छा है। पहले के अनुमान को देखते हुए कि \$V_\text{BE}\approx 742\:\text{mV}\$, यह इस प्रकार है कि \$V_{\text{B}_\text{Q}}\approx 3.919 \:\text{V}\$।

अनलोडेड एसी पैरामीटर्स

निम्नलिखित विश्लेषण में, मैं कुछ आवृत्ति पर कैपेसिटर प्रतिबाधा को अस्थायी रूप से अनदेखा करने जा रहा हूं और इसके बजाय उन्हें केवल एसी शॉर्ट्स (अनंत कैपेसिटेंस) के रूप में मानता हूं।

सक्रिय मोड में रहने के लिए, कलेक्टर वोल्टेज बेस वोल्टेज से नीचे नहीं जा सकता है। 0 क्रम के अनुमान के रूप में, इसका अर्थ है कि आउटपुट वास्तव में \ के नीचे नहीं जा सकता है$4\:\text{V}\$। मौन बिंदु को देखते हुए, इसका मतलब है कि AC पीक-टू-पीक \ N से अधिक नहीं हो सकता है$5.5\:\text{V}_\text{PP}\$। (इस पर अधिक, बाद में।) हम एसी लाभ अभी तक नहीं जानते हैं। लेकिन यह जानकर अच्छा लगा, बाद के लिए।

उत्पादन प्रतिबाधा होगी \$Z_\text{OUT}=22\:\text{k}\Omega\$। (LTspice NPN मॉडल में कोई प्रारंभिक प्रभाव नहीं है, इसलिए हमें \ _ के बारे में चिंता करने की आवश्यकता नहीं है$r_o\$।) इसमें से हम लोड के अतिरिक्त होने के कारण किसी भी वोल्टेज लाभ हानि का काम कर सकते हैं।

अब, अनुमान \ _$r_e=\frac{V_T}{I_\text{E}}\approx 106\:\Omega\$। (संधारित्र इसे थोड़ा संशोधित करता है। बाद में चर्चा देखें।)

इनपुट प्रतिबाधा है \$Z_\text{IN}=R_{\text{B}_1}\mid\mid R_{\text{B}_2}\mid\mid \left(\beta+1\right) r_e\approx 9.71\:\text{k}\Omega\$। ध्यान दें कि यह अधिकांश \ _ से निर्धारित होता है$r_e\$और BJT है \$\beta\$।

डीसी ऑपरेटिंग बिंदु पर, अनलोडेड एसी वोल्टेज लाभ \ _ है$A_v=\frac{R_\text{C}}{r_e}\approx 207\:\frac{\text{V}}{\text{V}}\$। यह केवल बहुत, बहुत छोटे एसी इनपुट संकेतों पर लागू होता है - जो कि एमिटर को ज्यादा नहीं हिलाते हैं।

अधिकतम आउटपुट स्विंग के पहले के अनुमान और अनलोडेड \ के इस नए अनुमान को देखते हुए$A_v\$, हम अनुमान लगा सकते हैं कि सबसे बड़ा इनपुट संकेत के बारे में किया जाएगा \$27\:\text{mV}_\text{PP}\$। हालांकि, इस अंतिम विचार के साथ एक समस्या है जो बाद में चर्चा की जाएगी। तो कृपया इस विचार को अभी के लिए पकड़ लें।

समाई पर दोबारा गौर किया

मैंने इस विचार के साथ शुरुआत की कि कैपेसिटर को एसी उद्देश्यों के लिए मृत शॉर्ट्स के रूप में माना जाएगा। हालाँकि, यह एक त्वरित जाँच के लायक है। आप एक प्रयोग कर रहे हैं \$1\:\text{kHz}\$स्रोत संकेत। इस से हम काम कर सकते हैं कि आपके सर्किट में सभी तीन संधारित्र के लिए, \$X_C=\frac1{2\pi\,f\,C}\approx 15.9\:\Omega\$।

यह महत्वपूर्ण नहीं है जब इनपुट और आउटपुट प्रतिबाधा की तुलना में पहले गणना की जाती है। लेकिन यह थोड़ा महत्वपूर्ण लगने लगा है, जब इसकी तुलना \ _ से की जाती है$r_e\$। हालांकि, \$X_C\$के साथ quadrature पर है \$r_e\$। तो यह उतना बुरा नहीं है जितना यह लग सकता है। नई एसी लाभ है \$A_v=\frac{R_\text{C}}{\sqrt{r_e^2+X_C^2}}\approx 203\:\frac{\text{V}}{\text{V}}\$।

(इनपुट प्रतिबाधा पर एक समान रूप से मामूली समायोजन प्रभाव है, लेकिन मैं आपको इसके बारे में अधिक सोचने के लिए छोड़ दूँगा)।

पूरी तरह से एकल चरण भरा हुआ

इस बिंदु पर हम इनपुट स्रोत प्रतिबाधा और आउटपुट लोड प्रतिबाधा को लागू करने के लिए काम कर सकते हैं जो हमें LTspice से उम्मीद करनी चाहिए।

आपके पास \$Z_\text{SRC}=1\:\text{k}\Omega\$और \$Z_\text{LOAD}=9.2\:\text{k}\Omega\$। तो, हम निम्नलिखित पूरी तरह से लोड किए गए एसी लाभ की गणना कर सकते हैं:

$$A_{v_\text{LOADED}}=\frac{Z_\text{IN}}{Z_\text{IN}+Z_\text{SRC}}\cdot A_v\cdot\frac{Z_\text{LOAD}}{Z_\text{LOAD}+Z_\text{OUT}}\approx 54.27$$

यह परिणाम आपके पहले वाक्य में बताए गए परिणाम से मेल खाता है।

आउटपुट स्विंग चर्चा

इससे पहले, हम गणना की थी कि एसी शिखर-टू-पीक आउटपुट वोल्टेज स्विंग के बारे में अधिक नहीं हो सकता \$5.5\:\text{V}_\text{PP}\$ इस विशेष डिजाइन में और परिणाम के रूप में अधिकतम इनपुट स्विंग के बारे में कुछ निष्कर्ष निकाला।

लेकिन एक और समस्या है जो इस तरह के एम्पलीफायरों में महत्वपूर्ण है। कलेक्टर वोल्टेज में इस तरह के बड़े बदलावों के साथ एमिटर करंट काफी हद तक बदलता रहता है। ये बड़े परिवर्तन समान रूप से बड़े परिवर्तन \$r_e\$ और, क्योंकि यह एमिटर डिजनरेशन के बिना एक एसी-ग्राउंड डिज़ाइन है, इसका मतलब है कि इस सर्किट के एसी वोल्टेज का लाभ सिग्नल के साथ-साथ ऑपरेटिंग तापमान पर अत्यधिक निर्भर है।

यही कारण है कि मैंने उल्लेख किया है कि इन कठिनाइयों को ठीक करने के लिए एक पेशेवर डिज़ाइन में वैश्विक NFB (नकारात्मक प्रतिक्रिया) शामिल होगी। इसके बिना, आपको या तो इनपुट सिग्नल के वोल्टेज परिमाण को और सीमित करने की आवश्यकता है या फिर जब आपको इनपुट सिग्नल कुछ सही मायने में छोटे मूल्य से बड़ा है, तो आपको सकल विरूपण को स्वीकार करने की आवश्यकता है।

मान लें कि आप वोल्टेज लाभ में 10% भिन्नता को स्वीकार कर सकते हैं। फिर:

$$\begin{align*}\sqrt{\left[\frac{r_{e_\text{Q}}}{110\:\%}\right]^2+\left[\frac{X_C}{110\:\%}\right]^2-X_C^2} \le \:&r_e\le \sqrt{\left[r_{e_\text{Q}}\cdot 110\:\%\right]^2+\left[X_C\cdot 110\:\%\right]^2-X_C^2}\\\\&\text{or,}\\\\96.1\:\Omega\quad\quad \le\quad\: &r_e\quad\le\quad\quad 116.8\:\Omega\end{align*}$$

उस से, हम जानते हैं कि आउटपुट वोल्टेज स्विंग केवल उतना ही हो सकता है जितना कि \ _$1\:\text{V}_\text{PP}\$। (आपको यह जानने में सक्षम होना चाहिए कि मैंने उस मूल्य की गणना कैसे की।)

इसलिए, पहले जो गणना की गई थी, उसके विपरीत, यह एक सीमा नहीं है \$5.5\:\text{V}_\text{PP}\$। इसके बजाय, यदि आप एसी वोल्टेज लाभ को लगभग 10% के भीतर रखना चाहते हैं, तो यह अधिक पसंद है \$1\:\text{V}_\text{PP}\$!!!

एक दूसरा चरण जोड़ना

एक शेष प्रश्न आपके पास एक दूसरा चरण जोड़ने के बारे में था।

हाँ, यदि आप अगले चरण के लिए डिजाइन अपने संबंध के लिए \$Z_\text{IN}\$\ के लिए 1 चरण के परीक्षण मूल्य के समान$Z_\text{OUT}\$ फिर आप एसी सिग्नल परिमाण के अगले चरण के इनपुट पर अपरिवर्तित होने की अपेक्षा करेंगे।

मान लीजिए कि आप सिर्फ 2nd स्टेज बनाने के लिए इस 1st CE स्टेज को कॉपी और पेस्ट करते हैं?

हम पहले से ही के अंतिम एसी वोल्टेज लाभ की गणना के परेशान करने के लिए चले गए हैं \$A_v\approx 203\$1 चरण के लिए, इनपुट या आउटपुट लोडिंग मुद्दों को ध्यान में रखे बिना। दूसरा चरण एक ही गणना, अनलोड किए गए परिणाम का प्रदर्शन करेगा। चिंता की एकमात्र बची हुई बात अब उन तीन स्थानों को ध्यान में रख रही है जहाँ सिग्नल को कम किया गया है: स्रोत इनपुट पर 1 स्टेज में, 1 और 2 के चरणों के बीच सिग्नल को पिघलाकर, और फिर लोड किए गए आउटपुट को ध्यान में रखते हुए।

$$A_{v_\text{TOTAL}}=A_{v_\text{UNLOADED}}^2\cdot\left[\frac{Z_\text{IN}}{Z_\text{IN}+Z_\text{SRC}}\right]\cdot\left[ \frac{Z_\text{IN}}{Z_\text{IN}+Z_\text{OUT}}\right]\cdot\left[ \frac{Z_\text{LOAD}}{Z_\text{LOAD}+Z_\text{OUT}}\right]\approx 3370$$

यह दो अनलोडेड एसी वोल्टेज लाभ (जो कि चुकता कारक है) का संयुक्त उत्पाद है, इसके बाद इनपुट के लिए 1 चरण में क्षीणन, दो चरणों के बीच होने वाला क्षीणन और अंत में लोड के कारण क्षीणन अंतिम चरण के आउटपुट पर लागू होता है।

चूँकि हम जानते हैं कि दूसरे चरण के आउटपुट में पहले जैसी ही सीमाएँ हैं, इसलिए हम पहला अनुमान लगा सकते हैं और कह सकते हैं कि इनपुट सिग्नल लगभग \ _ से अधिक नहीं हो सकता है$\frac{1\:\text{V}_\text{PP}}{A_v=3370}\approx 300\:\mu\text{V}_\text{PP}\$ (वैसे भी 10% एसी वोल्टेज लाभ भिन्नता नियम का उपयोग करके।)

उम्मीद है, यह समझने में थोड़ा मदद करता है कि चरणों को कैसे संयोजित किया जाए।

2-स्टेज एम्पलीफायर परिणामों की मान्यता

इस बिंदु पर, यह देखना सार्थक है कि एलटीस्पाइस उपरोक्त सभी के बारे में क्या कहता है। क्या मुझे चीजें सही लगीं? या मैं रास्ता बंद कर रहा हूँ?

चलो देखते हैं।

मैं बस LTspice में योजनाबद्ध ऊपर cobbled। यह इस तरह दिख रहा है:

LTspice से परिणाम है \$A_v=3348.93\$जब मेरे पास \ _ की समयावधि में एकीकरण होता है$100\:\text{ms}\$(100 चक्र का मूल्य।) ध्यान दें कि यह मान अधिकतम अनुमत इनपुट स्विंग के लिए है, जो कि नाममात्र के 10% के भीतर वोल्टेज लाभ भिन्नता को बनाए रखने के लिए है। एक संकेत है कि का उपयोग कर अगर मैं फिर से चलाने के LTspice \$\frac13\$rd जितना, ताकि वोल्टेज लाभ भिन्नता बहुत अधिक कसकर नियंत्रित हो, तो मुझे मिल जाएगा \$A_v=3373.89\$ LTspice से।

यह देखते हुए कि ऊपर मैंने जिस मैनुअल प्रक्रिया का उपयोग किया है, वह कई विवरणों को नजरअंदाज करती है, जो कि LTspice इस सर्किट का अनुकरण करते समय सही ट्रैक रखता है और LTspice के पास सामना करने के लिए गोल / छंटनी के मुद्दे हैं, मुझे लगता है कि तुलना मैनुअल प्रक्रिया की अच्छी तरह से बोलती है।

मुझे वास्तव में लगता है कि यह एक आश्चर्यजनक परिणाम है! हमने दो बुनियादी BJT मॉडल मापदंडों को लिया, केवल दो, और उससे और कुछ बुनियादी सिद्धांत एक वोल्टेज लाभ परिणाम की भविष्यवाणी करने में सक्षम थे जो कि एलटीस्पाइस हमें दिखाता है कि 0.1% के भीतर है।

सारांश

अब इससे पहले कि हम बहुत ज्यादा इस बात का बनाने, यह ध्यान रखें कि अगर हम के बारे में गलत हैं कि \$\beta\$(जिसके बारे में गलत होना बहुत आसान है) फिर परिणामी भविष्यवाणी त्रुटि में होगी और एहसास वोल्टेज में काफी अंतर होगा। उदाहरण के लिए, यदि आप \ " का उपयोग करके उपरोक्त गणना फिर से करते हैं$\beta=300\$आप पाएंगे कि परिणामी लाभ \ के करीब है$A_v\approx 6700\$।

इस तरह के एसी-ग्राउंडेड सीई बीजेटी एम्पलीफायर एसी वोल्टेज लाभ में इस तरह की भिन्नता पैदा करने के लिए कुख्यात है। तो न केवल \$A_v\$संकेत के साथ और तापमान के साथ बदलती हैं, लेकिन यह भी BJT के साथ बदलता रहता है \$\beta\$। (अधिक तो साथ \$\beta\$\ _ की तुलना में$I_\text{SAT}\$, वास्तव में।) के बाद से \$A_v\$इस तरह की टोपोलॉजी में परिवर्तनशील है, वैश्विक NFB का उपयोग एक प्रबंधित सर्किट के लिए लगभग एक आवश्यकता है। यदि आप कभी भी इनमें से किसी एक को योजनाबद्ध तरीके से देखते हैं, तो आपको तुरंत यह देखना शुरू कर देना चाहिए कि डिजाइनर ने तापमान, सिग्नल इनपुट और भाग भिन्नताओं की भरपाई के लिए कुछ वैश्विक NFB को भी शामिल किया है। यह एक दी गई आवश्यकता है।

अब, उपरोक्त चर्चा में, मैंने \ _ का उपयोग किया है$A_v\$एसी वोल्टेज लाभ के लिए एक प्रतीक के रूप में। लेकिन मैं वास्तव में क्या मतलब है ओपन-लूप एसी वोल्टेज लाभ है। इसे \ _ के रूप में दर्शाया जाता है$A_{v_{_\text{OL}}}\$। एक और अवधारणा है, बंद लूप वोल्टेज लाभ, जिसे \ के रूप में दर्शाया जाता है$A_{v_{_\text{CL}}}\$।

यदि आप जानते हैं कि आपके द्वारा लागू वैश्विक NFB का प्रतिशत क्या है, तो:

$$A_{v_{_\text{CL}}}=\frac{A_{v_{_\text{OL}}}}{1+A_{v_{_\text{OL}}}\cdot B}$$

कहाँ \ _$B\$ आउटपुट का अनुपात है जिसे इनपुट पर वापस फीड किया जाता है।

उदाहरण के लिए, मान लें कि उपरोक्त गणनाओं से हमें पता चलता है कि ओपन-लूप 2-स्टेज गेन \ _ है$3300 \le A_{v_{_\text{OL}}}\le 7000\$। यदि हम इनपुट में NFB के रूप में आउटपुट सिग्नल का सिर्फ 0.2% का उपयोग करते हैं, तो हम पाते हैं कि बंद-लूप का लाभ \ _ है$430 \le A_{v_{_\text{CL}}}\le 470\$। यह केवल केवल \ का उपयोग करके परिणाम की भविष्यवाणी करने में है$\beta\$रूपांतर। लेकिन तब भी जब आप तापमान और सिग्नल भिन्नता को शामिल करते हैं, परिणाम अभी भी काफी तंग और अनुमानित है। यह इस बात का हिस्सा है कि वैश्विक NFB को अक्सर इस तरह के सर्किट के साथ क्यों शामिल किया जाता है।

हां, समग्र बंद-लूप एसी वोल्टेज लाभ ओपन-लूप एसी वोल्टेज लाभ से कम है (जैसा कि उपरोक्त उदाहरण में 0.2% एनएफबी के साथ दिखाया गया है।) लेकिन एक पूर्वानुमानित एसी वोल्टेज लाभ (और इसलिए कम विरूपण) में लाभ होता है ) पर्याप्त है और आमतौर पर मामूली परेशानी के लायक है।

स्थानीय बीएफबी, एक एकल बीजेटी चरण के भीतर, एक एमिटर डिजनरेशन रेसिस्टर का उपयोग करके भी जोड़ा जा सकता है। यदि आपके पास केवल एक ही BJT चरण होगा और आप उस एकल चरण के लिए अधिक पूर्वानुमानित AC वोल्टेज प्राप्त करना चाहते हैं, तो इसे प्राप्त करने का तरीका है।

लेकिन, अधिक से अधिक बार, एक डिजाइनर इसके बजाय केवल खुले-लूप लाभ के लिए जाना पसंद करेगा जितना संभव हो सके और फिर "सभी त्रुटियों के लिए सही करने के लिए " के रूप में वैश्विक NFB जोड़ें ।

दो चरणों के साथ आपके मामले में, प्रत्येक पूर्व संकेत संकेत करता है, आपका आउटपुट इनपुट के साथ लगभग चरण में होगा । इसका मतलब है कि आउटपुट लेने के लिए और इसे इनपुट में NFB प्रदान करने के लिए, आपको फिर से आउटपुट को पलटना होगा। इसे प्राप्त करने का सबसे सरल तरीका है कि किसी अन्य चरण को अंत में कॉपी और पेस्ट करना है और फिर अंतिम चरण के कलेक्टर आउटपुट से 1 चरण BJT के बेस नोड में एक श्रृंखला संधारित्र + अवरोधक का उपयोग करना है। जब तक आप एक तीसरा चरण जोड़ते हैं, तब तक ओपन-लूप एसी वोल्टेज का लाभ इतना अधिक हो जाता है कि परिणामस्वरूप बंद-लूप एसी वोल्टेज लाभ बहुत स्थिर होता है और अभी भी बहुत बड़ा हो सकता है।

आप में से एक बंद लूप एसी वोल्टेज लाभ चाहता था मान लीजिए \$A_{v_{_\text{CL}}}=500\$। ओपन लूप का लाभ इस तरह तीन चरणों के साथ कई हजारों में होगा। तो \ _$B\approx 0.002\$और इसलिए आवश्यक वैश्विक NFB प्रतिरोध लगभग होना चाहिए \$470\:\text{k}\Omega\$। और आप पाएंगे कि बंद लूप एसी वोल्टेज लाभ वांछित मूल्य के बहुत करीब होगा और स्थिर भी होगा।

(पीक-टू-पीक आउटपुट वोल्टेज रेंज अभी भी सीमित है, पहले की तरह, 10% से अधिक एसी वोल्टेज लाभ भिन्नता से बचने के लिए या, एमिटर करंट शून्य होने के कारण खराब, संभावित अंतिम कतरन।)

यहां एक त्वरित पेस्ट-अप है, जहां मैंने ठीक वैसा ही किया जैसा मैंने अभी सुझाया है:

LTspice कहते हैं \$A_{v_{_\text{CL}}}=461\$। \ _ के साथ$100\le \beta\le 300\$(3 परिवर्तन का कारक), \$0.1\:\text{fA}\le I_\text{SAT}\le 100\:\text{fA}\$(परिमाण परिवर्तन के 3 आदेश), परिमाण कम से अधिकतम 3 आदेशों तक कम, और तापमान \ _ से लेकर$-20^\circ\text{C}\$से \ _$55^\circ\text{C}\$, LTspice शो \$460.862 \le A_{v_{_\text{CL}}}\le 461.814\$। यह \ _ है$\overline{A_{v_{_\text{CL}}}}=461.338\pm 0.1\%\$। यह सबसे अधिक उपयोग के लिए पर्याप्त स्थिर है। यह भी वैश्विक NFB की शक्ति है जब बहुत सारे और बहुत सारे ओपन-लूप लाभ के साथ लागू होते हैं!

electronx Aug 15 2020 at 23:59

सिग्नल की क्लिपिंग से बचने के लिए (voutput सिग्नल) <(Vdc होना चाहिए), अन्यथा, इनपुट सिग्नल को एम्प्लीफाई किया जाएगा, लेकिन सिग्नल को क्लिप किया जाएगा। Vo को प्रभावित करने वाले कारक क्या हैं? उत्तर: इनपुट और आउटपुट प्रतिबाधा। भार में प्रतिरोध, आउटपुट प्रतिबाधा को बढ़ाता है, जो निश्चित रूप से लाभ अनुपात को बदलता है। आपके द्वारा बनाए गए सर्किट को आम एमिटर एम्पलीफायर सर्किट कहा जाता है। कैस्केड सिस्टम में दो-चरण एम्पलीफायरों होते हैं। यदि आप कैस्केड एम्पलीफायर का लाभ अनुपात खोजना चाहते हैं तो आपको प्रत्येक चरण के अनुपात को गुणा करना होगा।

क्या आप इस काम को एक शौक के रूप में या एक इंजीनियरिंग छात्र के रूप में करते हैं? जाहिर है मैंने आपकी प्रश्न करने की क्षमता की सराहना की। यदि आप इस काम को बेहतरीन तरीके से सीखना चाहते हैं, तो मैं शुरू से अंत तक इलेक्ट्रॉनिक डिवाइसेस और सर्किट थ्योरी और आर्ट ऑफ़ इलेक्ट्रॉनिक्स किताबों को पढ़ने की सलाह देता हूँ।

csabahu Aug 16 2020 at 01:26

यहां कोई छिपा हुआ लाभ नहीं है। एम्पलीफायर का इनपुट प्रतिबाधा 9.3k@1kHz से थोड़ा अधिक है। (मैं बेहतर ट्रांजिस्टर हूं।)