वेरिलोग में 64x4 रैम मेमोरी का परीक्षण करने के लिए मैं अपनी टेस्ट बेंच को बेहतर बनाने के लिए क्या कर सकता हूं

Question

वांछित परिणाम प्राप्त करने के लिए वेरिलोग में 64x4 रैम मेमोरी का परीक्षण करने के लिए मैं अपनी टेस्ट बेंच को बेहतर बनाने के लिए क्या कर सकता हूं?

मैंने वेरिलोग में एक सरल 64x4 रैम मेमोरी का परीक्षण करने के लिए एक परीक्षण बेंच लिखा है और यह आंशिक रूप से "काम" करने के लिए लगता है; इसमें वह बाद के अनुरोध के बाद, अनुरोधित पते के डेटा को आउटपुट करता है और यह बाद वाले के साथ पहले अनुरोधित पते के डेटा के दोहराव के बाद है।

इसे बेहतर ढंग से समझाने के लिए, पहला अनुरोध सही परिणाम देता है। लेकिन, निम्न अनुरोध पहले के समान परिणाम देता है।

और बाद के अनुरोधों के बाद 2 वें अनुरोध के लिए डेटा प्राप्त होगा, फिर 3 वें अनुरोध के लिए डेटा और इसी तरह आगे।

मैंने कई बार कोड को संशोधित करने की कोशिश की है, लेकिन एक ही परिणाम प्राप्त करता रहा। और 2 साल के अंतराल के बाद इस पर लौटने के बाद, मैं वास्तव में इस एक को बिस्तर पर रखना चाहूंगा।

परीक्षण बेंच के लिए कोड निम्नानुसार है:

 module tb_Memory();
    reg   Enable, ReadWrite;
    reg   [3:0] DataIn;
    reg   [5:0] Address;
    wire      [3:0] DataOut;
    wire      [3:0] Mem [0:63];

    Memory    M0 (Enable, ReadWrite, Address, DataIn, DataOut);

    initial begin  
       Enable = 0; 
       DataIn = 4'b0000;
    end

    initial fork
       #2 Enable = 1;
       #5 Address = 6'h00; 
       #8 DataIn = 4'b1101;
       #10 ReadWrite = 0;
  
       #25 Address = 6'h01; 
       #26 Enable = 0; 
       #28 Enable = 1; 
       #28 DataIn = 4'b1010;
       #45 Address = 6'h02; 
       #46 Enable = 0; 
       #48 Enable = 1; 
       #48 DataIn = 4'b1111;
       #65 Address = 6'h03; 
       #66 Enable = 0; 
       #68 Enable = 1;
       #68 DataIn = 4'b1100;
       #85 Address = 6'h04; 
       #86 Enable = 0; 
       #88 Enable = 1; 
       #88 DataIn = 4'b0111;
       #105 Address = 6'h05; 
       #106 Enable = 0; 
       #108 Enable = 1; 
       #108 DataIn = 4'b1110;
       #125 Address = 6'h06; 
       #126 Enable = 0; 
       #128 Enable = 1; 
       #128 DataIn = 4'b0101;
       #145 Address = 6'h07; 
       #146 Enable = 0; 
       #148 Enable = 1;
       #148 DataIn = 4'b1001;
       #160 Enable = 0; 
       #162 Enable = 1; 
       #165 Address = 6'h08; 
       #168 DataIn = 4'b0001;
       #180 Enable = 0; 
       #182 Enable = 1; 
       #185 Address = 6'h09; 
       #188 DataIn = 4'b0110;
       #200 Enable = 0; 
       #202 Enable = 1; 
       #205 Address = 6'h0a; 
       #208 DataIn = 4'b1011;
       #220 Enable = 0; 
       #222 Enable = 1; 
       #237 Enable = 0; 
       #239 Enable = 1;
// Read data from memory addresses
       #240 Address = 6'h08; 
       #242 ReadWrite = 1; 
       #257 Enable = 0; 
       #259 Enable = 1;
       #260 Address = 6'h07; 
  
       #277 Enable = 0; 
       #279 Enable = 1;
       #280 Address = 6'h09; 
  
       #297 Enable = 0; 
       #299 Enable = 1;
       #300 Address = 6'h03; 
  
       #317 Enable = 0; 
       #319 Enable = 1;
       #320 Address = 6'h04; 
  
       #337 Enable = 0; 
       #339 Enable = 1;
       #340 Address = 6'h0a; 
  
       #357 Enable = 0; 
       #359 Enable = 1;
       #360 Address = 6'h06; 
    join
 endmodule

कोई भी सहायता जो कोई भी प्रदान कर सकता है उसकी बहुत सराहना की जाएगी।

Answer 1

आपने हमें यह जानकारी नहीं दी कि आपकी मेमोरी कैसे काम करती है, लेकिन एक सामान्य तरीका यह है कि उस fork/joinकोड को वेरिलॉग taskऔर टास्क कोड के साथ बदल दिया जाए :

initial begin  
   Enable = 0; 
   DataIn = 4'b0000;

    #10 ReadWrite = 0;

    // Write specific data to specific addresses
    write(6'h00, 4'b1101);
    write(6'h01, 4'b1010);

    // Write random data to random addresses
    repeat (10) begin
        write($random, $random);
    end
end

task write (input [5:0] addr, [3:0] din);
    #20 Address = addr; 
    #1 Enable = 0; 
    #2 Enable = 1; 
    DataIn = din;
endtask

task read (input [5:0] addr, [3:0] dexpect);
    #20 Address = addr; 
    #1 Enable = 0; 
    #2 Enable = 1; 
    if (DataOut !== dexpect) $display("Error addr=%h dout=%h", addr, DataOut);
endtask