¿Por qué el PMOS en la puerta NAND está en las series Parallel y NMOS?
¿Por qué el PMOS está en paralelo y el NMOS está en serie?
Respuestas
Los diseños de CMOS estáticos se basan en el comportamiento complementario de los dispositivos NMOS y PMOS.
Así que eche un vistazo a lo que activará la parte superior: A es 0 o B es 0. ¿Qué hace esto? Hace que la salida sea alta.
Dado que la parte inferior está en serie, para que exista una ruta a tierra, A y B deben ser 1 (NMOS, es decir, "activo alto"). ¿Qué hace esto? Hace que la salida sea 0.
Pon esas combinaciones juntas:
A B | NAND(A,B)
--------------
0 0 | 1
0 1 | 1
1 0 | 1
1 1 | 0
¿Ves cómo la parte donde la salida es 1 parece estar cubierta por A O B, y la combinación donde es 0 está cubierta por la mitad inferior?
TA-DA! ¡Ese es el diseño CMOS estático de la vieja escuela!
¿No comprende que si A y B son ambos HI (es decir, verdadero), entonces Out no es HI, en el sentido de que ambos NMOS estarían conduciendo y por lo tanto conectando OUT a 0?
El trabajo de NMOS es sacar LO, el trabajo de PMOS es sacar HI. Entonces, PMOS y NMOS siempre deben estar haciendo lo contrario. PMOS responde a los niveles lógicos opuestos del NMOS. Por lo tanto, el PMOS está organizado como el "complemento" del NMOS.
"Complemento" es el arreglo que hace lo mismo pero opera con entradas invertidas. Cambia OR <-> NOR e invierte las entradas para obtener el cumplido. El cambio de NMOS a PMOS se encarga automáticamente de las entradas invertidas porque esa es la naturaleza de PMOS y NMOS, por lo que todo lo que tiene que hacer es cambiar las conexiones en serie del NMOS a paralelo para el PMOS, que es lo mismo que cambiar Y a O.
Y está conectado en serie porque NMOS 1 Y NMOS 2 deben ser conductores para conectar la salida a un riel de voltaje para impulsar la salida.
OR está conectado en paralelo porque solo PMOS 1 O PMOS 2 deben ser conductores para conectar la salida a un riel de voltaje para impulsarlo.