Questo MOSFET è capovolto?
Sto guardando i circuiti esistenti e cerco di capirli in modo da poter progettare il mio. Anche per migliorare la mia conoscenza dell'elettronica, per qualche motivo i MOSFET non sono mai entrati del tutto per me.
Mi sono imbattuto nel circuito di questa scheda (i file da qui (Rev D)) che la società è così gentile da condividere.
Per favore, istruiscimi se sbaglio, ma questo MOSFET è capovolto? So che è un PMOS poiché la freccia del gate è rivolta verso l'esterno e che la freccia / diodo si collega alla sorgente, quindi la sorgente è in basso e lo scarico è collegato a VBAT.
Il mio pensiero sulla loro intenzione è che il 100k R sia un pull-down e che quando VBUS non è presente, il gate viene abbassato, accendendo il MOSFET e collegando il VBAT all'LDO. Quando la tensione VBUS è presente, il gate verrebbe tirato in alto, spegnendo il MOSFET, scollegando VBAT dal circuito in modo che possa essere caricato.
Tuttavia, affinché ciò sia vero, credo che la sorgente PMOS dovrebbe essere collegata a VBAT e lo scarico dovrebbe essere collegato al carico: l'LDO? Ciò risulterebbe anche nel diodo body rivolto verso l'alto, conducendo verso Vdd come fa di solito.
Come domanda bonus, quando VBUS è collegato non sarebbe uno spreco far cadere costantemente una tensione attraverso il resistore da 100k (quello di sinistra)?
Risposte
È corretto. Normalmente vedi PMOS collegato in questo modo per agire come un "diodo" di polarità inversa.
simula questo circuito - Schema creato utilizzando CircuitLab
Ha una caduta di tensione molto inferiore rispetto a un diodo reale e proteggerà le correnti dal fluire nel modo sbagliato quando la tensione è collegata tra i terminali della batteria sono collegati al contrario.
NON proteggerà dal carico che spinge la corrente indietro verso la sorgente come farà un vero diodo. Ciò richiede circuiti aggiuntivi per accompagnare il PMOS.
Quando l'alimentazione è collegata nel modo corretto, il diodo parassita avvia il flusso di corrente che produce una caduta di tensione attraverso il carico, e questa caduta di tensione appare attraverso il gate-source che accende il MOSFET. A questo punto la corrente scorre attraverso il source-drain del MOSFET anziché il diodo parassita, il che si traduce in una bassa caduta di tensione.
Quando l'alimentazione è collegata al contrario, la corrente non può fluire attraverso il diodo parassita e, senza corrente che scorre attraverso il carico, la caduta di tensione attraverso il carico è zero, il che significa anche che la caduta di tensione attraverso il gate-source è zero, quindi il PMOS lo fa non accendere per condurre nulla tra source-drain.
A questo punto potresti notare che la caduta di tensione sul carico è ciò che fa accendere il PMOS, il che significa che se il carico sviluppa una tensione che cerca di spingere la corrente al contrario, il gate-source sarà polarizzato nel modo corretto per accendere il PMOS e fluire attraverso il source-drain indietro verso, bypassando il diodo che altrimenti lo bloccherebbe. Questo è il motivo per cui non può impedire al carico di spingere la corrente indietro verso la sorgente.
I 100K servono per consentire al PMOS di fare il suo lavoro. In un circuito PMOS semplice, normale e con polarità inversa, il gate sarebbe direttamente collegato a GND, che ovviamente non funziona qui perché metterebbe in corto circuito Vbus.
In questo caso, è stata introdotta una svolta in cui Vbus può tirare il cancello HI spegnendo il PMOS, il che impedisce a Vbus di ricaricare la batteria (cosa che ho menzionato prima che un normale e semplice circuito di polarità PMOS non può fare) . È qualcosa di nuovo per me. Dovrò ricordarlo.