다중 게이트 충실도를 집계하는 방법
큐 비트의 충실도는 여기에서 잘 정의 되고 게이트 충실도는 "순수 입력 상태에 대한 출력 상태의 평균 충실도"( 여기에서 정의 됨 )로 정의됩니다 .
결합 된 전체 게이트 충실도를 얻기 위해 두 개 이상의 게이트의 파리를 어떻게 결합 할 수 있습니까? 에서와 같이 큐 비트가 두 개 (또는 그 이상의) 게이트에 의해 작동되는 경우, 해당 게이트에 의해 작동 된 후 큐 비트의 예상 충실도 (원래 상태와 비교)를 계산할 수 있습니다. 각 게이트?
큐 비트 충실도의 정의에서 추론 할 수 있다고 생각합니다 ... 나는 그것을 알아낼 수 없었습니다. 온라인에서 검색을 많이했는데 아무것도 찾을 수 없었습니다. 위키 백과 페이지의 정의를 선호합니다.$F(\rho, \sigma)=\left|\left\langle\psi_{\rho} \mid \psi_{\sigma}\right\rangle\right|^{2}$입력 상태를 출력 상태와 비교합니다. 작업하기 쉽습니다. 이러한 용어로 설명 된 솔루션이 훨씬 선호됩니다.
답변
각 게이트의 충실도를 개별적으로 감소시키는 노이즈 프로세스가 사소한 방식으로 구성 될 수 있으므로 결합 된 총 게이트 충실도를 정확히 계산할 수 있는지 모르겠습니다. 그러나 개별 게이트 충실도 를 알고 있고 이러한 충실도가 특정 속성을 충족하는 경우 전체 게이트 충실도를 제한 할 수 있습니다 . 이것은 "충실도를위한 연결 속성"입니다 (예 : Nielsen 및 Chuang 섹션 9.3).
신청할 의사가 있다고 가정합니다. $U_1$ ...에 $\rho$ 시퀀스의 첫 번째 게이트로 사용되지만 실제로 적용하는 작업은 CPTP 맵입니다. $\mathcal{E}_1(\rho)$ 시끄러운 버전입니다. $U_1$. 오류를 측정하는 자연스러운 방법은 적용한 작업에 있습니다.
$$ E(U_1, \mathcal{E}_1) = \max_\rho D(U_1 \rho U_1^\dagger, \mathcal{E}_1(\rho)) $$
어디 $D(\rho, \sigma) = \arccos \sqrt{F(\rho, \sigma)}$ 가능한 선택입니다 $D$그러나 양자 상태에 대한 모든 메트릭 을 사용할 수 있습니다 . 사이의 최대 거리 찾기$U_1 \rho U_1^\dagger$ 과 $\mathcal{E}_1(\rho)$ 과밀도 행렬 $\rho$시끄러운 게이트 구현에서 얻을 수있는 최악의 결과를 알려줍니다. 그런 다음 유사하게 오류를 정의하면$U_2$ 시끄러운 구현 $\mathcal{E}_2$ 그런 다음 보장 할 수 있습니다
$$ E(U_2 U_1, \mathcal{E}_2 \circ \mathcal{E}_1) \leq E(U_1,\mathcal{E}_1) + E(U_2, \mathcal{E}_2 ) $$
이는 두 게이트를 모두 적용하는 최악의 경우 오류가 게이트를 개별적으로 적용하는 최악의 경우 오류의 합보다 나쁘지 않다는 것을 의미합니다.
불행히도 충실도 $F(\rho, \sigma) =\text{Tr}( \rho \sigma)$ 제공하는 것은 상태에 대한 적절한 메트릭이 아니므로 위의 연결 속성으로 대체 할 수 없습니다.