전략적 샘플링 노이즈를 사용하여 샘플링 해상도 향상
디더링은 오버 샘플링 ADC에 가상 해상도를 추가하는 데 사용되며, 예를 들어이 논의 에는 관련된 일부 수학 및 기준이 포함됩니다.
예를 들어 10 비트 샘플링이있는 Arduino를 생각해보십시오. 이 장치에는 디지털 핀을 임의의 값으로 설정하거나 PWM 출력을 임의의 값으로 설정하는 기능이 있습니다. 또한 ADC 변환을 위해 다른 Vref를 정의 할 수 있습니다. 5V 이하의 5V에서 1LSB 사이의 필터링 된 임의 디지털 신호로 Vref를 구동하는 간단한 회로가 저비용 디더링에 좋은 솔루션이 될까요?
Vref가 변경되면 한 번에 하나씩이 아닌 모든 채널에서 오버 샘플링 이점을 사용할 수 있다는 생각이 있습니다. 수정해야 할 0.5LSB의 원시 전압을 과도하게 읽을 수 있지만 이것은 간단한 작업입니다.

(나는 회로도를 추가 할 것이지만 플러그인이 현재 작동하지 않는 것 같습니다)
답변
Vref를 변경하는 것은 곱셈 스케일링 이 될 것입니다. 이것은 디더링이 시도하는 시간의 통계적 부분에 걸쳐 코드 임계 값을 가로 질러 값을 걷는 입력 범위에 걸쳐 실제로 유용하지 않을 것입니다.
디더링의 경우 기능적으로 게인 변동 인 곱셈 왜곡 이 아닌 추가 노이즈 가 필요합니다 .
예를 들어 LSB의 다양한 부분 을 추가 하여 때로는 가장 가까운 두 코드 중 더 높은 코드를, 때로는 더 낮은 코드에 도달 한 다음 두 코드의 비교 비율을 분석하고 잡음이 무작위라고 가정하면 시간이 지남에 따라 할 수 있습니다. LSB의 일부에 대해 더 정확한 중간 값을 계산합니다.
대조적으로, 게인 변동에 의한 디더링은 허용 가능한 입력 범위의 위쪽 부분에서 작은 범위의 입력에 대해서만 실제로 유용하게 작동하며 입력 범위가 낮 으면 효과가 비례 적으로 감소합니다.
아니요, DC에서 작동 할 수 있지만 커패시터는 PWM 출력을 직접 분로합니다. 그러나 Atmel / Microchip에는 디더 사용을 설명하는 애플리케이션 노트 AVR121이 있습니다.