고정밀 ADC 회로 설계 (PSD 신호용 차동 ADC LTC2348의 예)
컨텍스트 : PSD 프런트 엔드 의 3 개 아날로그 출력 (단일 종단)을 고정밀 수집하기 위해 LTC2348이 포함 된 보드를 제조에 보내려고합니다 . 3 개의 신호는 Xdiff (X 변위에 비례, +/- 10V), Ydiff (Y에 대해 동일), Sum (0-10V, [Xdiff, Ydiff] 벡터의 축소 표준) (100Hz 대역폭)이므로 동시에 획득해야합니다. 각 채널에서 300uV 피크의 정확도를 목표로하고 있으므로주의해야합니다.
아래의 설계 설명을 검토하고 개선해야 할 점을 말씀해 주시겠습니까? 특히 접지에 의문이 있습니다.
신호 컨디셔닝 : 내 PCB에는 로컬 아날로그 접지를 기준으로하는 1.5kHz 컷오프 크기의 패시브 1 차 RC 필터 (R은 PSD 프런트 엔드 출력 임피던스)가있는 3 개의 SMA 커넥터가 있으며 필터의 출력은 로우로 버퍼링됩니다. 바이어스 전류 보상이있는 단위 이득 비 반전 구성의 오프셋 전압 정밀 opamp- OP1177 . +/- 15V 공급에서 10V에서 600Ohm을 처리 할 수있는 이러한 사양을 가진 많은 제품을 찾지 못했습니다 (실제로 16mA가 Vdropout 그래프를 벗어 났기 때문에 이것이 실제로 작동할지 완전히 확신 할 수는 없지만 외삽에서는 가능하다고 말하는 것 같습니다.) ). 피드백 저항에 220nF 캡을 추가해야하는지 확실하지 않습니다.
획득 : 그런 다음 버퍼의 출력은 다시 아날로그 접지와 관련하여 차동 진정한 바이폴라 ADC (여기서는 LTC2348-16) 의 입력으로 이동 합니다.
접지 방식 : 버퍼와 ADC 모두 아날로그 접지에 대해 +/- 15V로 공급됩니다. 확인한 결과 일반적으로 시스템의 모든 PSU가 격리되어 있으므로 아날로그 접지는 루프없이 상호 연결된 여러 접지의 중심에 있어야합니다.
레이아웃 : 모든 신호 (접지 포함)를 라우팅하여 신호간에 가장 짧고 최소한의 병렬 경로를 갖고 신호에 가깝게 리턴 한 다음 상단 / 하단 양쪽에 2 개의 아날로그 접지면을 추가했습니다. 다음은 평면이있는 개요와 일부 주요 신호가 평면없이 파란색으로 강조 표시된 요약입니다.
uC의 실제 제어를 위해 CNV 라인에 1us 펄스를 전송하여 변환 (600Hz 주파수)을 시작한 다음 BUSY가 낮아질 때까지 기다린 다음 마지막으로 표준 SPI 전송을 시작합니다. 첫 번째 패킷 3 개를 모을 때까지 이 장치는 SPI 라인에서 유일한 장치입니다.
질문 :
- 내가 변경해야 할 잘못된 것이 있습니까? 회로도 또는 레이아웃에 있습니까? 이는 보드가 요구 사항을 충족하는지 확인하기위한 것입니다.
- 내가 생각하지 못한 다른 우수 사례는 무엇입니까? 이것은 아날로그 회로에 대한 이해를 높이기위한 것입니다.
ADC 데이터 시트의 진정한 바이폴라 입력 아키텍처를 구현해 보았습니다. 다른 방법 또한 제시 용도에 LTC1469를 당신이 훨씬 더 생각하면 차에 종료 단일 변환하는 방법으로,하지만 여기에 정확성을 증가시킬 것입니다 (설명대로 필터링은 600Ohm 잘하지 왜 나는 볼 수 없습니다 린).
그렇지 않으면 동일한 아키텍처의 경우 LT1468이 전반적으로 성능이 저하 되더라도 부하를 더 잘 처리 할 수 있습니까?
답변
내가 변경해야 할 잘못된 것이 있습니까? 회로도 또는 레이아웃에 있습니까? 이는 보드가 요구 사항을 충족하는지 확인하기위한 것입니다.
센서가 보이지 않고 전체 차폐 회로도가 표시되지 않았을 수 있습니다. 하지만 쉴드를 ADC 입력에 연결하는 것은 약간 이례적입니다. 일반적으로 차폐는 전류를 접지로 분로하고 민감한 아날로그 신호에서 멀리 떨어진 곳에 사용됩니다. 차폐를 ADC의 음의 아날로그 입력에 묶는 것이 빼기를 얻으려는 시도라고 생각합니다. 신호 측 공통 모드 감산에만 필터 사용
쉴드에 결합 된 모든 전기장은 접지로 분로되어야합니다. ESD가 쉴드에 충돌하면 ADC로 향할 가능성이 적어 ADC에 좋지 않습니다. 쉴드를 접지에 연결하고 쉴드를 접지에 가장 낮은 임피던스 경로를 만드는 것이 더 낫습니다 (실드에 기준 전압이있는 경우가 아니면 PCB에서 대답이 아니오라고 생각합니다).
성공적인 설계는 접지 및 리턴 전류를 시각화하고 관리하는 결과를 가져옵니다. 접지는 절대 0 볼트가 아니며, 이는 uV 레벨에 접근 할 때 필요한 개념입니다. 케이블의 저항 범위는 100mΩ ~ 10mΩ입니다. 당신이 100MΩ 인 접지 시스템이 있고 3mV 아래 인 스위칭 부하가 있다고 가정하자 \$ V = IR \$그래서 \$ 3mA*100m\Omega = 300uV\$
3mA 이상의 스위칭 부하는 좋은 접지없이 볼 수 있습니다.
또는 \$ 3mA*10m\Omega = 30uV\$
따라서 접지 시스템 (케이블 커넥터)의 저항을 낮추면 부하를 전환하여 공통 모드 전압 노이즈를 줄일 수 있습니다.
밀리 볼트 이하 범위의 행복한 아날로그 시스템은 아날로그 하위 시스템의 접지 시스템에 스위칭 부하가 거의 또는 전혀없는 시스템입니다. 이것은 또한 레귤레이터와 특히 레퍼런스를 ADC에 가깝게 두는 것을 의미합니다 (그들은 접지 핀이 무엇이든 전압을 레귤레이션하므로, 접지가 이동하더라도 ADC 와 전압 레퍼런스가 그것을 볼 경우 문제를 일으키지 않습니다 )
접지에 관한 한, ADC에서 프로세서로 직접 디지털 라인을 실행하는 경우 접지 루프가 있습니다. 가능하면 두 섹션 사이에 디지털 아이솔레이터를 사용하는 것이 좋습니다. 특히 모터 보드에 부하가 변경되는 경우에는 더 좋습니다. 프로세서 자체가 변화하는 부하). 접지 지점이 두 보드 사이에만 있는 경우 접지 시스템의 전압에서 전위차가 발생하면 전류가 발생합니다 . 따라서 격리하는 것이 가장 좋습니다. 그리고 절연을 통해 레일 용 전압 조정기가 ADC 옆에 있는지 확인합니다. 전원 공급 장치에서 아날로그 하위 시스템을 구동하는 경우 전원 공급 장치의 리플과 이것이 아날로그 하위 시스템에 미치는 영향을 확인하는 경우 전압 조정기를 사용하여 전원 공급 장치의 리플 또는 노이즈를 처리하는 것이 가장 좋습니다. opamp (및 ADC)의 PSRR은 신호에 들어오는 전원 공급 장치 노이즈의 양을 결정합니다.
300uV보다 더 잘하고 싶다면 접지면에 아날로그 섹션 (파란색 선과 같은)을 통해 흐르는 전류가 없는지 확인하십시오. 실드의 전류가 다시 접지로 돌아가는지 확인하십시오. 이 영역을 리턴 전류가 없도록 유지한다고 말할 때 ADC 섹션을 통해 리턴 전류를 다시 보내는 부하가 없어야합니다 (전류는 실제로 접지면에 퍼진 다음 최저 임피던스 경로 (DC에서의 저항)를 따릅니다). 예를 들어 C35의 비아가 10mA 이상의 변화하는 전류를 덤핑하고 전원 공급 장치 입력이 J19에 있다고 가정 해 보겠습니다. 10mA 전류는 J19와 접지 핀으로 흐를 것입니다. (및 캡 접지 핀) 접지가 위아래로 이동하는 것을 볼 수 있으며 이는 바람직하지 않습니다.
센서가 접지되면 문제와 접지 루프가 발생합니다 (SMA_CHx가 연결된 모든 것.
그 외에는 더 많은 디자인을 보지 않고는 많이 언급 할 수 없습니다.
아날로그 서브 시스템의 주파수 범위가 DC ~ 600Hz이면 반드시 ADC의 600Hz 또는 그 근처에 저역 통과 필터를 배치하십시오. 필터는 노이즈를 줄이고 캡은 디지털 필터링보다 디자인에 추가하기가 훨씬 쉽습니다.
다른 것이 없다면 적어도 ADC의 두 입력을 모두 구동하십시오.
이는 ADC가 두 배의 레벨을보고 있기 때문에 6dB 더 많은 동적 범위를 제공합니다.
기존 ADC_CHn + 출력 각각에 인버터 (opamp)를 추가하기 만하면됩니다.
+ 회로에 이중 opamp의 절반을 사용하고 반전 버전에 다른 절반을 사용하십시오.
이 회로 시뮬레이션 – CircuitLab을 사용하여 생성 된 회로도