이중 연산 증폭기 주파수 응답
이중 이상적인 연산 증폭기 회로에서 커패시터 배치를 조사하고이 회로를 발견했습니다 (R1 = R2 = R3 = 1kOhm, R4 = 10kOhm, C1 = 1uF).
나는이 회로 G = (vo / vi)의 전압 이득 (전송 함수)을 결정하려고했는데, 다음 식을 얻었습니다.
$$\frac{v_o}{v_i}=\frac{R_2}{R_{eq}}\frac{R_4}{R_3}=\frac{R_2R_4}{R_3R_1}(1+sC_1R_1)$$
여기서 Req = (R1 || (1 / sC1)) 및 s = jw = frequency 변수입니다.
나는 s가 무한대에 가까워짐에 따라 G가 무한대에 가까워지기 때문에 예상대로이 전달 함수에 대한 Bode 플롯을 플로팅하기로 결정하고 높은 주파수에서 불안정한 결과를 얻었습니다. 그러나이 회로 (CircuitLab 사용)를 시뮬레이션 할 때 얻은 Bode 플롯은 대역 통과 필터의 모양과 유사합니다.
이것은 전달 함수 G의 유도가 잘못되었고 1 차 대역 통과 필터와 관련된 전달 함수와 일치해야한다고 생각하게합니다. 누군가 내 의심을 확인할 수 있습니까?
답변
이 회로는 놀랍도록 사악합니다. 만약 내가 회로 수업을 가르치고 있다면 나는 그것을 숙제 문제로 만들고 결승전에서 파생물을 넣을 것입니다.
두 번째 앰프, R3 및 R4는 잊어 버리십시오. 그것은 단지 산만합니다. 실제 부품의 많은 조합의 경우 첫 번째 단계가 진동합니다. 그것은 어디 발진, 일부 주파수는 예상보다 훨씬 높은 이득, 강한 공명을 보여줍니다하지 않습니다 \$H_{fs}(s)=\frac{R_2}{R_1}\left(R_1 C_1 s + 1\right)\$.
그 이유는 \$C_1\$실제로 피드백 루프에 극을 배치하고 요즘 대부분의 연산 증폭기는 피드백 루프의 0에 대해 안정화됩니다 (예 : \$R_2\$), 그들은 극에 대해 안정화되지 않습니다.
KVL로 돌아 가면 쓸 수 있다는 것을 알 수 있습니다. $$v_- = \frac{G_2 v_o + (G_1 + C_1 s)v_i}{G_1 + G_2 + C_1 s} \tag 1$$단지 걸릴 - (여기서 나는 게으른이기 때문에, 대신 저항의 전도를 사용하고 있습니다 \$G_1 = 1/R_1\$, 등등).
이제 그 이상적인 연산 증폭기의 물건을 잊지 하고,하자 \$v_o = - H_a(s) v_-\$. \에 대해 (1) 풀기$v_-\$ 그리고 당신은 $$V_-(s) = \frac{C_1 s + G_1}{C_1 s + G_2 H_a(s) + G_2 + G_1}V_i(s) \tag 2$$
일반적인 연산 증폭기에서 \$H_a\$ 형태가있다 $$H_a(s) = \frac{\omega_{GBW}}{(s + \omega_0)(\frac{s}{\omega_1} + 1)(\frac{s}{\omega_2} + 1)\cdots(\frac{s}{\omega_\infty} + 1)}\tag 3$$보통 \$\omega_0\$약 \$1\mathrm{Hz}\$에 \$100\mathrm{Hz}\$, 및 \$\omega_1\$~까지 \$\omega_\infty\$\ 보다 큼$\omega_{GBW}\$, 그리고 충분히 높은 \ 의 위상 편이$H_a\$120도 이하의 유니티 게인이므로 주위를 엉망으로 만들지 않아도 안정성을 보장합니다 .
그러나 그 커패시터를 순방향 경로에 놓 자마자 루프 이득에 극을 도입하게됩니다. (2)를 가지고 놀면 회로의 일반적인 경향이 \$C_1\$거기에 노래를 부수는 것입니다. 연산 증폭기가 완벽한 통합 자 ( \$H_a(s) = \frac{\omega_{GBW}}{s}\$), 그러면 대략 \ 의 기하학적 평균에서 매우 큰 공명을 얻을 수 있습니다.$\omega_{GBW}\$및 \$\frac{1}{G_2 C_1}\$. 연산 증폭기 응답에 실제 극이 있으면 진동합니다. 아마도 동일한 기하학적 평균에 가깝거나 약간 더 낮습니다.
주파수 스위프를 사용하는 것이 아니라 시간 영역에서 실제 연산 증폭기 모델로이 회로를 시뮬레이션하는 것이 좋습니다 . 나는 그것을 시도하지 않았지만 나는 당신이 진동을 볼 것이라고 생각합니다.
실제 세계에서 이와 같은 작업을 수행하고 실제로 작동하게하려면 저항을 \ 와 직렬로 연결해야합니다.$C_1\$. 누군가가 이것을 읽고 있고 그들이 이와 같은 회로 를 가지고 있고 너무 작동 하기 때문에 나에게 화를 내고 있다면 - \$C_1\$전해입니다. 이전 단계를보세요. 연산 증폭기와 전해 커패시터의 많은 조합의 경우 커패시터의 ESR이 회로를 충분히 안정화하여 적어도 안정적 일 수 있습니다 (잘 작동하지 않는 경우). 그 문제로 인해 이전 단계의 주파수 범위에서 0이 아닌 임피던스가 있으면 회로도 안정화됩니다.
너무 많은 수수께끼가 답으로 들어가고 있습니다. 간단히 말해서, 첫 번째 단계의 이득은$$\frac{Z_f}{Z_{\text{in}}}$$
캡이 짧게 작동하기 때문에 분모는 높은 빈도에서 0이됩니다.
이것은 흥미로운 사례입니다. 시뮬레이션을했고 동일한 "대역 통과"응답을 얻었습니다.
전송 방정식이 정확합니다.
고역 통과 필터이며, 게인은 고주파에서 무한대로 폭발합니다.
이것은 의미가 있습니다. C1의 임피던스가 0이되므로 첫 번째 단계 이득 R2 / 0이 무한대가됩니다.
그러나 실제 또는 시뮬레이션에서 opamp는 너무 많은 것을 출력 할 수 있습니다. opamp의 전압 스윙이 부족하기 때문에 어떤 시점에서 opamp의 반전 입력은 더 이상 가상 접지에서 유지 될 수 없습니다.
따라서 이득은 C1의 임피던스가 떨어지고 최대치에 도달하면 빠르게 올라갈 것이며 그 후 opamp가 작동을 멈추고 레일에 부딪히는 통제하기 어려운 비교기가됩니다. 이 시점에서 주파수 도메인 시뮬레이션 결과는 비선형 (왜곡)이 되었기 때문에 무의미 해집니다.
이 회로를 작동시키는 방법은 전압 소스에 소스 저항 Rs를 추가하는 것입니다. 이렇게하면 0으로 나누는 것을 피할 수 있으며 R2 / R의 첫 번째 단계 이득이 opamp 범위 내에있는 한 예상되는 고역 통과 응답을 얻을 수 있습니다.
고주파수에서 일반적인 opamp 멍청함으로 인해 100kHz 이상의 추가 롤오프가 발생합니다.
편집 여기에 OP가 말하는 시뮬레이션 플롯이 있습니다. 전달 함수가 주어지면 고역 통과 응답이 예상되었지만이 뚜렷한 날카로운 대역 통과가 관찰되었습니다.
