발진기 GND 옆에있는 고속 IC GND
나는 접지면이있는 보드, 4 레이어를 디자인하고 있습니다. 현재 레이아웃에서 발진기 IC의 접지 VIA는 고속 IC의 접지 VIA와 매우 가깝습니다. 고속 IC의 복귀 전류가 발진기에 영향을 미칠 가능성이 있습니까?
편집하다:
두 개의 IC는 PCB의 반대편에 있고 발진기는 하단에 있고 고속 IC는 상단에 있습니다. 지반면이 최상위 레이어에 더 가깝습니다.
답변
발진기 IC가 유한 한 PSRR을 가질 것이라는 점을 감안할 때, 물론 고속 IC는 발진기 IC에 영향을 미칠 것입니다. 그러나 얼마나 많은 영향 (위상 노이즈, 타이밍 지터)을 견딜 수 있습니까?
영향에 대한 몇 가지 (최악의 경우) 숫자를 지정하겠습니다.
1 개의 나노 헨리 커플 링을 가정합니다. GROUND via를 통해 고속 IC에서 10mA / 1nanoSecond를 가정합니다.
유도 전압은 (V = L * dI / dT) = 1e-9 Henry * 0.01 amp / 1nS ==입니다.
- 발진기 IC를 통해 지상에서 10 밀리 볼트가 뒤집 혔습니다.
당신은 상관합니까?
외부 튜닝 전압이 있으면 신경 쓸 수 있습니다.
발진기의 공진 전류가 외부로 순환하는 경우 관심이 있습니다.
=============================================
이제 유도 된 time_error (시간 지터, 위상 잡음과 유사하지만 무작위가 아님)를 계산해 보겠습니다.
오실레이터 내부에 1 볼트 피크 신호가있는 10MHZ 오실레이터를 가정합니다. SlewRate는 제로 크로싱에서 2 * PI * 10MHz * 1 볼트 = 63,000,000 볼트 / 초입니다.
그리고 0.01 볼트를 제로 크로싱 에너지의 혼란 인 "노이즈"로 사용하겠습니다.
Tj = Vnoise / SlewRate = 0.01 볼트 / (63,000,000 볼트 / 초)
Tj = 16 nanoSeconds의 1 % 또는 160 picoSecods.
MCU가 Ground Via를 통해 쓰레기를 버릴 때마다 160 picoSeconds 정도의 오실레이터의 zero_crossing 갑작스런 이동이 시스템에 큰 문제입니까?