이 에미 터 팔로워에 클리핑이있는 이유

Dec 20 2020

클래스 A 앰프 버퍼 스테이지를 설계하려고합니다 (효율적이지 않다는 것을 알고 있습니다.)

간단한 이미 터 팔로워부터 시작하고 다음 단계는 RE 저항을 전류 소스로 교체하는 것입니다. 나는 그것이 옳은 일이라고 읽었지만 그 이유 를 이해하고 싶습니다 .

이것은 지금까지의 회로입니다 ( 이 질문 에서 트릭을 사용 했기 때문에 전압은 V98 및 V99 또는 +/- 9V입니다).

다음은 출력입니다.

신호의 아래쪽 절반에서 클리핑이 발생하는 이유를 이해하는 데 어려움을 겪고 있습니다. 에 따르면 전자 2rd 에디션 (81 페이지, 2.2.3.D)의 예술 :

전류는 한 방향으로 만 흐릅니다. 에미 터 팔로워에서 npn 트랜지스터는 (싱크가 아닌) 전류 만 소싱 할 수 있습니다 (§2.1.1, 규칙 4). 예를 들어, 그림 2.17에 표시된 부하 회로에서 출력은 VCC (약 + 9.9V)의 트랜지스터 포화 전압 강하 내에서 스윙 할 수 있지만 -5V보다 더 음이 될 수 없습니다. 이는 극단적 인 네거티브 스윙에서 트랜지스터가 완전히 꺼지는 것보다 더 나을 수 없기 때문입니다. -4.4V 입력 (부하 및 이미 터 저항으로 형성된 분배기에 의해 설정되는 -5V 출력)에서 수행합니다. 입력에서 더 부정적인 스윙은베이스-이미 터 접합의 백 바이어 싱을 초래하지만 출력은 더 이상 변경되지 않습니다.

RL과 RE 사이의 구분선을 볼 수 있으며 별도로 다시 만들려고하면 다음과 같이 표시됩니다.

DC 스윕을 수행하면 VE를 -9V까지 낮출 수 있어야한다는 것을 보여주는이 결과를 얻습니다.

나는 근본적인 것을 분명히 놓치고 있습니다.

내가 이해하지 못하는 것은 왜 \$V_{BE}\$즉, 왜 \$V_E\$ 더 내려갈 수 없습니다.

답변

6 KevinWhite Dec 20 2020 at 18:05

출력 전압은 트랜지스터가 전류를 줄이고 8 옴 저항 Re의 전류가 부하를 통해 흐르도록 허용함으로써 만 음이 될 수 있습니다. 하지만 그렇게되면 Re를 통한 전류는 떨어질 것입니다.

입력이 약 -4.5V이면 Re에서 약 4.5V, 부하에서 약 -4.5V가됩니다. 그 시점에서 트랜지스터를 통해 흐르는 이미 터 전류가 0이 될 것이며, 트랜지스터 전류가 이미 0이고 음이 될 수 없기 때문에베이스를 더 이상 음으로 만들면 출력 전압에 영향을 미치지 않습니다. 여기에서 클리핑을 볼 수 있습니다.

양의 방향에서는 이미 터가 양의 공급 레일에 도달 할 때까지베이스가 양의 값이되면 트랜지스터가 전류를 계속 증가시킬 수 있으므로 클리핑이 발생하지 않습니다.

Re를 전류 소스로 대체하면 전압이 점점 더 음으로 변하더라도 전류는 동일하게 유지되지만 트랜지스터를 통과하는 전류가 0 인 지점에서 클리핑이 발생합니다.

이를 방지하려면 전류 소스가 부하 전체에서 의도 한 전압을 유지할 수있을만큼 충분히 커야합니다 (예 : 부하에서 +/- 8V를 얻으려면 전류 소스가 최소 2A = 8 / Re이어야 함).

네거티브 스윙과 포지티브 스윙을 달성하는 일반적인 방법은 네거티브 신호를 구동하도록 배열 된 두 번째 트랜지스터를 추가하는 것입니다 (예 : PNP 트랜지스터 이미 터 팔로워). Re는 필요하지 않습니다.

대부분의 설계는 트랜지스터를 바이어스하여 0 입력으로 약간 전도하여 클래스 B 출력 단계를 생성합니다 (더 정확히 말하면 클래스 AB입니다).