OrCAD는이 차이 증폭기에 대해 동일한 결과를 생성하지 않습니다.
Aug 18 2020
질문은 다음과 같습니다.
입력이있는 연산 증폭기 회로 설계 \$v_1\$및 \$v_2\$그런 \$v_o = 3v_2-5v_1\$
이 회로를 구현하는 한 가지 방법은이 방정식을 충족하는 차동 증폭기를 사용하는 것입니다. $$ v_o = \frac{R_2(1+R_1/R_2)}{R_1(1+R_3/R_4)} v_2 - \frac{R_2}{R_1}v_1 $$ 이 회로를 위해
명백히 \$\dfrac{R_2}{R_1}=5,\ \ \dfrac{R_2(1+R_1/R_2)}{R_1(1+R_3/R_4)} =3 \implies R_2=5R_1, R_3=R_4\$. 만약 \$ v_1=6, v_2=2 \implies v_o=3v_2-5v_1=3(2)-5(6)=-24\$. 이 회로를 구현하기 위해 PSpice를 사용하면 다른 결과가 나옵니다.
답변
3 Andyaka Aug 17 2020 at 22:38
입력 전압이있는 경우 출력은 -24V 여야하지만 OrCAD에 적용된 전원 레일이 출력을 +/- 15V로 제한하고 있으므로 네거티브 클리핑이 발생합니다.
0.6V 및 0.2V를 입력하여 출력에서 -2.4V를 얻으십시오.