Schmitt tetikleme devresinin çıkış sinyalinin bu türevi neden yanlış?
Bu referans Schmitt tetikleme devresidir. KVL kullanarak, \$V_x\$çıkıyor \$\frac{R_1}{R_1+R_2}V_o\$. Ayrıca,
$$V_o = A\left( V_x - V_i\right)$$ $$V_o = A\left( \frac{R_1}{R_1+R_2}V_o - V_i\right)$$ $$\left( \frac{R_1}{R_1+R_2} - {1\over A}\right)V_o = V_i$$ $$V_o = \frac{V_i}{\left( \frac{R_1}{R_1+R_2} - {1\over A}\right)}$$
A çok büyük bir sayı olduğundan, \$\frac{1}{A} \to 0\$
$$V_o = \frac{V_i}{\left( \frac{R_1}{R_1+R_2}\right)} = \frac{R_1+R_2}{R_1}V_i$$
Eğer \$R_1=R_2=1k\Omega, A=2\times 10^5, V_i=2\sin\left( \omega t\right) V, V_{cc}=3V\text{ and }V_{EE}=3V\$, daha sonra grafik şöyle görünecektir (yukarıdaki formülasyona göre),
Giriş ve çıkış sinyallerinin kaba bir temsili
Gerçekte çıkış sinyali tamamen farklıdır. Olumlu geri bildirimli OP-Amp'nin nasıl çalıştığını biliyorum. Ancak yukarıdaki türetmenin neden yanlış olduğunu merak ediyorum. Özellikle hangi adım.
Yanıtlar
1. Nokta
Schmitt tetiğinde histerez vardır. Histerez, devrenin hafızaya sahip olduğu anlamına gelir . Son halini hatırlar. Hafızalı bir sistem için yazamazsınız \$V_o = f(V_{in})\$. Formatında olmalıdır \$V_o = f(V_{in}, V_{o, \text{prev}})\$veya eşdeğer bir şey. Aşağıda soruda belirtilen yorumlardan birinin işaret ettiği gibi, denklemleri kullanarak devreyi ilk çözmeye çalıştıklarında sistemin hafızası olduğunu bilemezsiniz. IMHO, Bu durumda, aşağıdaki bölüm hatalı bir sonuca karşı koruma sağlayacaktır.
2. Nokta
O engeller beri saturate edememek çıkış gerilimi de önemli bir özelliktir \$V_o\$ve \$V_x\$birbirini sonsuza kadar pekiştiriyor. Denklemleriniz doğrusal olmayan doygunluğu modellemiyor.
İkinci denkleminiz şu şekilde daha iyi yazılırdı:
\$ V_o = \min(\max(A(f(V_o) - V_{in}), -V_{max}), V_{max}) \$
Doğrusal olmayışı temsil eden bu yapı iskelesi ile, soruda denenen tüm daha fazla basitleştirme engellenebilirdi.
Düzenle
OP'nin aşağıdaki soruya yanıt olarak yorumlarda.
Şimdi durumu inceleyelim \$V_{in} = 0\$. OP'nin ikinci denklemi,
\$V_o = A(\frac{R_1}{R_1+R_2}V_o - 0)\$.
Doygunluğu ihmal etmek ve \ için$A\frac{R_1}{R_1+R_2} > 1\$, bu sistemin çözümü
\$V_o = 0\$veya \$V_o = \infty\$( \$0 = A\frac{R_1}{R_1+R_2} \cdot 0\$ve \$\infty = A\frac{R_1}{R_1+R_2} \cdot \infty\$).
Bu, opamp çıkışı 0'a zorlanırsa ve sistemde gürültü (veya başka bir kusur) yoksa, çıkışın orada kaldığı anlamına gelir (OP'nin dalga formu ayrıca sıfır volt girişi için sıfır volt çıkışı gösterir).
Pratik bir devrede, çıkış gürültü ile 0 volttan yer değiştirecektir. Öyleyse soru şu ki, sistem orada kalacak mı? Sistem sıfır volta mı dönecek yoksa \$\infty\$volt mu? Sistemin Dinamikleri (zaman evrim) OP'ın denklemleri ile modellenen değildir, bu nedenle, biz zaman olduğu cebirsel denklemlerin kendimizi tutarak bu soruya cevap veremez değil modellenmiştir. Zaman da modellenmiş olsaydı, sanırım 0 volt denge noktasının kararsız olduğu sonucuna varabilirdik ve \$\infty\$volt dengesi (veya \$V_{max}\$) kararlıdır ve sistem aşırı çıktı durumuna doğru hareket etme eğiliminde olacaktır.
Kısacası, yukarıdaki cebirsel denklemi kullanarak, çıktı doygunluk değerlerine dokunmadığında bu devreyi analiz edemeyiz ( \$-V_{max} < V_o < V_{max}\$) çünkü pratik bir sistem doygunluk noktalarına doğru kayma eğiliminde olacaktır ve yukarıdaki cebirsel denklemin çözümünde tam olarak yatmayacaktır.
düzenleme 2
Aşağıdaki histerezis şeylerini unutmayı isteyen yorumlara yanıt olarak. Histerez olmadan bir örnek oluşturmaya çalışıyorum
Cebirsel bir çözümün var olduğu, ancak çıktının sınırsız olduğu bir analoji ile bir noktaya değinmeye çalışayım. Bu benzer sistemin olumlu geribildirimi de vardır. O da denklem tarafından tahmin edilen sonlu çıktıya sahiptir. Ancak çıktı sınırsızdır.
Çıktı-girdi ilişkisi şu şekilde verilir:
\$ \begin{align} \frac{dy(t)}{dt} ={}& x(t) \color{red}{+} y(t)\\ (s-1)Y(s) ={}& X(s)\\ \frac{Y(s)}{X(s)} ={}& \frac{1}{s-1} \end{align} \$
Herhangi bir sonlu genlik sinüzoid sinyali için (0 frekansı dahil), transfer fonksiyonu tarafından tahmin edilen çıktı sonludur. Ancak sistem sınırsız çıktıya sahip olacaktır. Kazanç , frekansın bir fonksiyonu olarak, bu sistemin sistemi ile aynıdır \$\frac{1}{s+1}\$. Sanırım bu örnek, sizin örneğinize güzel bir paralellik oluşturuyor. Bu örnekte histerezis veya satürasyon kullanılmamıştır.
Sabit bir çıktı olduğu varsayımında bulundunuz ve varsayımın doğru olması durumunda çıktının ne olması gerektiğini hesapladınız. Ek olarak, sonucu olası çıkış voltajı aralığına da eklediniz. Kırpma tamam, ancak geri besleme kararlılığı teorisini bilen kişilerin onaylayabileceği gibi, kararlı çıktının varlığı varsayımı geçerli değil (bakınız NOT1)
İnsanlar sürekli aynı mantık yürütürler. Aslında tüm fizik bu tür bir akıl yürütmeye dayanmaktadır. Orada ölçümlerle karşılaştırmak, yanlış varsayımları ortaya çıkarmanın yoludur.
NOT1: Kararlı bir çıktının yalnızca sınırlı voltaj aralığı çıktıyı kısalttığı için elde edilebileceğini açıkça belirtmek için akademik düzeyde bir matematikçi veya mühendis olmaya gerek yoktur. Bazı basit Laplace alan analizi yeterlidir.
Amplifikatörde gerçekçi bir yavaşlık olduğunu varsayarsak, diyelim ki bir RC şarjı ve kazanç sonlu, belki büyük, ancak sonlu, tüm devre için transfer fonksiyonunu bulabiliriz. Yavaşlık sonsuz hızlı değişiklikleri önler, böylece devrenin ne yaptığını takip edebiliriz.
İdeal amplifikasyon A'yı, tamponlu RC entegratörünün transfer fonksiyonu olan G / (1 + sRC) ile değiştirebiliriz. G, amplifikatörün DC kazancıdır.
Ayrıca, R1 / (R1 + R2) 'yi tek bir B sembolüyle değiştirerek formülü basitleştirelim. Bu, 0 ile 1 arasındaki geri bildirim zayıflatma faktörümüzdür.
Sistemin s-alanı kazancı Vo / Vi = 1 / (B- (1 + sRC) / G)
Elbette, giriş sıfırsa ve gürültü yoksa çıkış sıfır kalır. Ama her zaman biraz gürültü vardır. Hangi s-alanı frekanslarının en ufak bir gürültü darbesinden sistemde çalmaya başladığını, hangi s değerlerinin paydayı sonsuz yaptığını hesaplayarak bulabiliriz (= transfer fonksiyonunun kutuplarını bulun). S denkleminden (B- (1 + sRC) / G) = 0 çözeriz
Sonuç s = (GB-1) / RC
Laplace dönüşüm matematiği, en ufak bir gürültü darbesinden çıktının, zaman sabiti T = RC / (GB-1) olan üstel voltaj exp (t / T) ile orantılı olduğunu söyler. Bu T, GB 1'den büyük olduğu anda pozitiftir. Pozitif zaman sabiti, pratikte yalnızca sınırlı çıkış voltaj aralığı tarafından durdurulan sınırsız büyüme anlamına gelir. Negatif T (yani GB <1), döngüdeki zil sesinin azaldığı ve çıktının, Vo için orijinal formülünüzle hesaplanabilecek değere sabitlendiği anlamına gelir. Ancak kararlı bir çıkış için A, geri besleme voltaj bölücüsünün zayıflattığından daha az olmalıdır.
Op Amp kullanan Histerik karşılaştırıcı için neden yükseltilmiş kırpılmış sinüs dalgası gibi görünüyor?
Op Amp'lerdeki GBW limitleri, açık döngüden dolayı zayıf yüksek hızlı karşılaştırıcılar yapar, bunlar sadece 10Hz civarında bir LPF kesme noktasına sahip entegratörlerdir.
Yükselme süresi normalde çıktı akımı ile 30pF'lik std yüke sınırlandırılır. Ancak bu durumda yükselme süresi dahili tazminat sınırı ile sınırlıdır. Yani
DC kazancı Av = 2e5 ve GBW = 4e5 ise AC kazancı yalnızca olur.
Av (f) <~ 2 dalgalarınız tarafından tahmin edilir
Yükselme süresi, Tr% 10 ~ 90 ile ölçülür ve f -3dB noktasıyla ölçülür, yani f = 0.35 Tr = 0.35 / f @ -3dB elde edersiniz
Tıpkı çıktınız gibi.
Tüm histerezler doğrudur.
Bu arada olumlu geri bildirim beklendiği gibi çalışıyor.
Öneri
1k pullup ve Rf = 100k olan bir mantık geçidi veya açık kollektör karşılaştırıcısı kullanın. Ve Rin histerezis ise orandır. Daha sonra hızlı düşüş süreleri ancak xx pF yükleriyle yavaş yükselme bekleyin.
1/3 histerezis için tasarlanmış bir CMOS Schmitt tetikleyici kullanın
Histerezli devre
İlk olarak histerezisli bu devrenin hafıza özelliklerini yorumlayacağım. Evet, hafızası vardır ... ve daha olarak hem de hareket edebilir Schmitt tetikleyici ve RS mandalını .
Schmitt tetikleyicisi. Bu uygulamalarda giriş voltajı her iki yönde de sorunsuz bir şekilde değişir. Devre, giriş voltajı tarafından iki durumdan birinde kalmaya zorlanan bir mandal gibi davranır. Çeşitli parazitleri azaltmak için keskin geçişlerden ve histerezden yararlanıyoruz.
Mandal. Bu uygulamalarda, histerezisli devreyi iki kutuplu darbelerle bir durumda değiştiriyoruz (giriş gerilimini bir an için pozitif / negatif eşiğin üstünde / altında değiştirip ardından sıfıra döndürerek). Giriş voltajının üç seviyesi vardır: Vin> + Vth (R), Vin <-Vth (S) ve Vin = 0 (nötr). Bu mandalın tetikleyici olarak tekrar davranmasını sağlamak için sıfıra dönmeyin. Bu fikir, ters çevirme girişini bir direnç üzerinden toprağa bağlayarak uygulanabilir. Mandal, girişe VCC veya -VEE'ye bir an dokunarak değiştirilebilir.
Daha genel olarak konuşursak, histerezisli bir devreyi iki farklı yoldan kontrol edebiliriz - giriş sinyalini histerezis döngüsünden "dönmeden" (Schmitt tetikleyici) ve döngü içinde "geri dönerek" (kilitleyerek) değiştirerek (genellikle, orta).
RS mandalı
O zaman bir mandalı Schmitt tetikleyicisine dönüştürebilecek miyiz görelim.
2 girişli mantık geçitli RS mandalı. Bu uygulamanın sorunu, tek yönlü girdilerindedir . Pozitif geri beslemenin çıkış voltajı ve giriş voltajı bir mantık işlevi (NAND veya NOR) ile bağlanır, ancak Schmitt tetiklemesinde olduğu gibi aritmetik bir işlev (toplama) ile bağlanmaz. Bu nedenle, mandalı bazı girişleri arasında değiştirdiğimizde, aynı girişle onu geri değiştiremeyiz (kontrol işlevini kaybetmiştir); bunu diğer girdi ile yapabiliriz.
1 girişli mantık geçitlerine sahip RS mandalı. 2 yollu girişlere sahip olduklarından, mandal 1 girişli geçitlerle (eviriciler) uygulandığında böyle bir sorun yoktur . Tipik bir örnek, girişleri / çıkışları her iki yönde de kontrol edilebilen RAM hücresidir.
Sonuç olarak, histerezin sadece tek girişli cihazlarda (Schmitt tetikleyici veya 1 girişli mandal) kullanımından bahsedebiliriz gibi görünüyor.