Projete um circuito ADC de alta precisão (exemplo de ADC diferencial LTC2348 para sinais PSD)

Aug 17 2020

Contexto: Estou prestes a enviar uma placa para fabricação que inclui o LTC2348 para aquisição de alta precisão das 3 saídas analógicas (single-ended) de um frontend PSD . Os 3 sinais são Xdiff (proporcional ao deslocamento X, +/- 10V), Ydiff (o mesmo para Y), Soma (0-10V, a norma reduzida do vetor [Xdiff, Ydiff]) (largura de banda de 100 Hz), portanto eles devem ser adquiridos ao mesmo tempo. Estou visando uma precisão de pico de 300uV em cada canal, então preciso ter cuidado certo?

Você poderia revisar a descrição do design abaixo e me dizer o que deve ser melhorado? Tenho dúvidas sobre o fundamento em particular.

Condicionamento de sinal: Meu PCB tem 3 conectores SMA, cada um com um filtro RC passivo de primeira ordem (R é a impedância de saída do frontend do PSD) dimensionado para corte de 1,5 kHz referenciado ao aterramento analógico local, e as saídas dos filtros são protegidas por um baixo opamp de precisão de tensão de deslocamento em configuração não inversora de ganho unitário com compensação de corrente de polarização - o OP1177 . Eu não encontrei muitos com essas especificações capazes de lidar com 600Ohm a 10V de uma fonte de +/- 15V (não tenho certeza absoluta de que isso funcionará, já que 16mA está fora do gráfico Vdropout, mas a extrapolação parece dizer que pode? ) Não tenho certeza se devo adicionar outro limite de 220nF no resistor de feedback.

Aquisição: Em seguida, as saídas do buffer vão para as entradas de um ADC diferencial verdadeiramente bipolar - aqui o LTC2348-16 -, novamente com relação ao aterramento analógico.

Esquema de aterramento: Ambos os buffers e o ADC são fornecidos com +/- 15 V em relação ao aterramento analógico. Eu verifiquei e normalmente todas as PSUs do sistema estão isoladas, então o aterramento analógico deve estar no centro de vários aterramentos interconectados sem loops:

Layout: encaminhei todos os sinais (incluindo os aterramentos) para ter certeza de que tinha os caminhos mais curtos e menos paralelos entre os sinais, retornos próximos aos sinais e, em seguida, adicionei 2 planos de solo analógicos em ambos os lados superior / inferior. Aqui está um resumo com uma visão geral com planos e alguns sinais principais destacados em azul sem planos:

Para o controle real do uC, vou iniciar uma conversão (na frequência de 600 Hz) enviando um pulso de 1us na linha CNV, depois vou esperar que BUSY esteja baixo e, finalmente, vou iniciar uma transferência SPI padrão até eu coletar os 3 primeiros pacotes. Este dispositivo é o único nas linhas SPI.

Questões:

Há algo de errado que devo alterar, seja no esquema ou no layout? Isso é para garantir que o conselho atenda aos requisitos.
Em que outras boas práticas não pensei? Isso é para melhorar minha compreensão dos circuitos analógicos.

Eu tentei implementar a arquitetura de entrada bipolar verdadeira da folha de dados do ADC; alternativamente , também sugere o uso de um LTC1469 como uma forma de converter de ponta única para diferencial se você acha que é muito melhor, mas não vejo por que isso aumentaria a precisão aqui (e a filtragem conforme descrito não funcionaria bem com o 600Ohm Rin).

Caso contrário, para a mesma arquitetura, o LT1468 pode lidar melhor com a carga, apesar do pior desempenho geral?

Respostas

2 VoltageSpike Aug 25 2020 at 18:11

Há algo de errado que devo alterar, seja no esquema ou no layout? Isso é para garantir que o conselho atenda aos requisitos.

Não consigo ver o sensor e provavelmente todo o esquema de blindagem não é mostrado. mas amarrar o escudo à entrada ADC é um pouco incomum. Normalmente, as blindagens são usadas para desviar a corrente para o terra e afastar os sinais analógicos sensíveis. Suponho que amarrar a blindagem à entrada analógica negativa do ADC é uma tentativa de obter subtração. Com o filtro apenas na subtração de modo comum do lado do sinal

Qualquer acoplamento de campo elétrico na blindagem deve ser desviado para o aterramento; se o ESD colidir com a blindagem, há uma pequena chance de que ele possa ser direcionado para o ADC, o que não é bom para o ADC. Seria melhor amarrar a blindagem ao aterramento e criar o caminho de impedância mais baixa para a blindagem ao aterramento (a menos que você tenha alguma tensão de referência na blindagem, o que a partir da placa de circuito impresso, presumo que a resposta seja não.)

Um projeto bem-sucedido resultará na visualização e gerenciamento de aterramento e correntes de retorno. Os aterramentos nunca são de zero volts, esse é um conceito necessário ao se aproximar do nível de uV. Os cabos estão na faixa de resistência de 100mΩ a 10mΩ. Digamos que você tenha um sistema de aterramento de 100mΩ e uma carga de chaveamento de 3mV \$ V = IR \$então \$ 3mA*100m\Omega = 300uV\$

Uma carga de comutação superior a 3 mA seria vista sem um bom aterramento.

ou \$ 3mA*10m\Omega = 30uV\$

Portanto, ao diminuir a resistência do sistema de aterramento (conectores dos cabos), o ruído da tensão de modo comum será reduzido ao alternar as cargas.

Um sistema analógico feliz na faixa de submilivolt é aquele em que há pouca ou nenhuma carga de comutação no sistema de aterramento do subsistema analógico. Isso também significa colocar reguladores e especialmente referências perto do ADC (eles vão regular a tensão para qualquer que seja seu pino de aterramento, então mesmo se você tiver uma mudança de terra, não causará problemas se o ADC e a referência de tensão o virem)

No que diz respeito ao aterramento, você tem loop de aterramento se suas linhas digitais forem executadas diretamente do ADC para o processador, seria melhor se você usasse isoladores digitais, se possível entre as duas seções, especialmente se a placa do motor tiver uma carga variável ( que o processador é uma carga variável em si). Se o ponto de aterramento estiver apenas entre as duas placas, no ponto em que você mostrou, qualquer diferença de potencial nas tensões do sistema de aterramento resultará em uma corrente . Portanto, é melhor isolar. E com o isolamento, certifique-se de que os reguladores de tensão para os trilhos também estejam localizados próximos ao ADC. Se você estiver dirigindo o subsistema analógico de uma fonte de alimentação, verifique a ondulação na fonte de alimentação e como isso afetará o subsistema analógico, é melhor usar reguladores de tensão para cuidar da ondulação ou ruído das fontes de alimentação. O PSRR dos opamps (e ADC) determinará quanto ruído da fonte de alimentação entra no sinal.

Se você quiser fazer melhor do que 300uV, certifique-se de que o plano de aterramento não tenha correntes passando pela seção analógica (como a linha azul). Certifique-se de que as correntes das blindagens voltem ao solo. Quando digo para manter esta zona livre de correntes de retorno, não tenha nenhuma carga que enviará uma corrente de retorno de volta através da seção ADC (a corrente realmente se espalha no plano de aterramento, então segue o caminho de menor impedância (resistência em DC) de volta à fonte (uma fonte de alimentação). Por exemplo, digamos que a via em C35 estava descarregando uma corrente variável de 10mA ou mais e a entrada da fonte de alimentação estava localizada em J19. A corrente de 10mA fluiria em direção a J19 e os pinos de aterramento (e tampas os pinos de aterramento) veriam seu solo se deslocar para cima e para baixo, o que é indesejável.

Se o seu sensor estiver aterrado, isso resultará em problemas e loops de aterramento (qualquer que seja o SMA_CHx conectado.

Fora isso, não posso comentar muito sem ver mais do design.

SE a sua faixa de frequência do subsistema analógico for DC a 600Hz, coloque um filtro passa-baixa no ADC em ou próximo a 600Hz. Filtros diminuem o ruído e um limite é muito mais fácil de adicionar a um design do que filtrar digitalmente.