Por que o PMOS em NAND está na série Parallel e NMOS?

Por que o PMOS está em paralelo e o NMOS está em série?
Respostas
Projetos de CMOS estáticos dependem de comportamento complementar de dispositivos NMOS e PMOS.
Portanto, dê uma olhada no que vai "ligar" a parte superior - A é 0 ou B é 0. O que isso faz? Isso torna a saída alta.
Como a parte inferior está em série, para que exista um caminho para o solo, A e B devem ser 1 (NMOS - então "alto ativo"). O que isso faz? Isso torna a saída 0.
Junte essas combinações:
A B | NAND(A,B)
--------------
0 0 | 1
0 1 | 1
1 0 | 1
1 1 | 0
Você vê como a parte onde a saída é 1 parece estar coberta por A OU B, e a combinação onde é 0 é coberta pela metade inferior?
TA-DA! Esse é o design CMOS estático da velha escola!
Você não entende que se A e B são ambos HI (ou seja, verdadeiro), então Out não é HI, no sentido de que ambos NMOS estariam conduzindo e, portanto, conectando OUT a 0?
O trabalho do NMOS é puxar LO, o trabalho do PMOS é puxar HI. Portanto, o PMOS e o NMOS devem estar sempre fazendo a coisa oposta. O PMOS responde aos níveis lógicos opostos do NMOS. Portanto, o PMOS é organizado como o "complemento" do NMOS.
"Elogio" é o arranjo que faz a mesma coisa, mas opera em entradas invertidas. Você altera OR <-> NOR e inverte as entradas para obter o elogio. A mudança de NMOS para PMOS automaticamente cuida das entradas invertidas porque essa é a natureza de PMOS e NMOS, então tudo que você precisa fazer é mudar as conexões em série do NMOS para paralelo para o PMOS, que é o mesmo que mudar E para OU.
AND é conectado em série porque NMOS 1 e NMOS 2 devem conduzir para conectar a saída a um barramento de tensão para conduzir a saída.
OR está conectado em paralelo porque apenas PMOS 1 OU PMOS 2 precisam ser condutores para conectar a saída a um barramento de tensão para acioná-la.