Qual era o intervalo de atualização de DRAM nos primeiros microcomputadores?

Jan 18 2021

A RAM dinâmica é mais densa do que a RAM estática, mas precisa ser atualizada a cada poucos milissegundos para evitar a perda de dados. Quantos milissegundos, exatamente? Se a resposta mudou com o tempo, estou interessado em saber o que havia nos chips RAM usados ​​nas décadas de setenta e oitenta.

O que levantou a questão foi que eu estava com a impressão de que alguns computadores usavam o circuito de vídeo para fazer a atualização, o que sugere que bastaria fazê-lo uma vez por quadro de 60 Hz, o que seria cerca de 16 ms, mas de acordo com http://www.jagregory.com/abrash-black-book/

Cada chip DRAM no PC deve ser completamente atualizado uma vez a cada quatro milissegundos para garantir a integridade dos dados que armazena.

4 ms era o número típico para chips DRAM padrão?

Respostas

5 StephenKitt Jan 18 2021 at 16:13

4 ms era o número típico para chips DRAM padrão?

Apenas começando com chips de 128kbit e 256kbit. Muitos chips anteriores (16kbit, 32kbit, 64kbit) e alguns chips de 128kbit foram documentados como exigindo um ciclo de atualização de 2 ms; consulte essas tabelas para obter detalhes: 4116 , 4132 , 4164 , 41128 , 41256 .

O fato de muitos computadores usarem o circuito de vídeo para lidar com a atualização DRAM não significa que essa atualização aconteceu na mesma taxa que a atualização do vídeo. Veja O que é atualização de DRAM e por que o estranho layout de memória de vídeo do Apple II é afetado por ela? para obter uma descrição da implementação do Apple II. No Ataris de 8 bits, a atualização da DRAM era feita pelo ANTIC, com um contador dedicado para esse propósito; consulte as Perguntas frequentes do Atari de 8 bits para obter detalhes. Reenigne escreveu uma postagem no blog explicando a atualização da DRAM no IBM 5150 (sem usar o circuito de vídeo).

3 MartinMaly Jan 18 2021 at 17:29

Sobre aquela coisa de vídeo: os primeiros chips têm uma atualização de 7 bits, então você tem que acessar todas as linhas em um quadro de 2 ms. Você pode trocar algumas linhas de endereço para obter mais acesso a linhas (físicas) por ciclo.

Em um caso extremo, você pode trocar A0-A6 e A7-A13 completamente, portanto, para acesso linear, cada byte será armazenado em uma linha física totalmente diferente. Et voila, você tem uma "atualização gratuita" por design (e muitas dores de cabeça, porque é muito lento). Portanto, é possível, mas precisa de algum tipo de compensação.

Consulte também: Por que as primeiras DRAMs (por exemplo, 4116) têm um tempo de configuração de endereço de coluna negativo?