Was war das DRAM-Aktualisierungsintervall auf frühen Mikrocomputern?
Dynamisches RAM ist dichter als statisches RAM, muss jedoch alle paar Millisekunden aktualisiert werden, um Datenverlust zu vermeiden. Wie viele Millisekunden genau? Wenn sich die Antwort im Laufe der Zeit geändert hat, interessiert mich, was es auf den RAM-Chips war, die in den siebziger und achtziger Jahren verwendet wurden.
Was die Frage aufwirft, ist, dass ich den Eindruck hatte, dass einige Computer die Videoschaltung verwendeten, um die Aktualisierung durchzuführen, was darauf hindeuten würde, dass es ausreichte, dies einmal pro 60-Hz-Frame durchzuführen, was ungefähr 16 ms sein würde, aber laut http://www.jagregory.com/abrash-black-book/
Jeder DRAM-Chip im PC muss etwa alle vier Millisekunden vollständig aktualisiert werden, um die Integrität der darin gespeicherten Daten sicherzustellen.
War 4 ms die typische Zahl für Standard-DRAM-Chips?
Antworten
War 4 ms die typische Zahl für Standard-DRAM-Chips?
Nur ab 128kbit und 256kbit Chips. Viele frühere Chips (16 kbit, 32 kbit, 64 kbit) und einige 128 kbit-Chips erforderten einen Aktualisierungszyklus von 2 ms. Einzelheiten finden Sie in diesen Tabellen: 4116 , 4132 , 4164 , 41128 , 41256 .
Die Tatsache, dass viele Computer die Videoschaltung zur Verarbeitung der DRAM-Aktualisierung verwendeten, bedeutet nicht, dass diese Aktualisierung mit der gleichen Geschwindigkeit wie die Videoaktualisierung erfolgte. Siehe Was ist DRAM-Aktualisierung und warum ist das seltsame Apple II-Videospeicherlayout davon betroffen? Hier finden Sie eine Beschreibung der Implementierung von Apple II. Im 8-Bit-Ataris wurde die DRAM-Aktualisierung von ANTIC mit einem dedizierten Zähler für diesen Zweck durchgeführt. Weitere Informationen finden Sie in den 8-Bit-FAQ von Atari . Reenigne schrieb einen Blog-Beitrag, in dem die DRAM-Aktualisierung auf dem IBM 5150 (ohne Verwendung der Videoschaltung) erläutert wurde .
Zu diesem Video: Frühe Chips haben eine 7-Bit-Aktualisierung, sodass Sie auf alle Zeilen in einem 2-ms-Frame zugreifen müssen. Sie können einige Adresszeilen austauschen, um mehr (physischen) Zeilenzugriff pro Zyklus zu erzielen.
Im Extremfall können Sie A0-A6 und A7-A13 vollständig austauschen, sodass für den linearen Zugriff jedes Byte in einer völlig anderen physischen Zeile gespeichert wird. Et voila, Sie haben eine "kostenlose Aktualisierung" von Natur aus (und viele Kopfschmerzen, weil es sehr langsam ist). Es ist also möglich, aber es bedarf eines Kompromisses.
Siehe auch: Warum haben frühe DRAMs (z. B. 4116) eine negative Einrichtungszeit für Spaltenadressen?