Mendesain sirkuit ADC dengan akurasi tinggi (contoh ADC diferensial LTC2348 untuk sinyal PSD)
Konteks: Saya akan mengirim papan ke manufaktur yang mencakup LTC2348 untuk akuisisi presisi tinggi dari 3 output analog (ujung tunggal) dari frontend PSD . 3 sinyal tersebut adalah Xdiff (sebanding dengan perpindahan X, +/- 10V), Ydiff (sama untuk Y), Sum (0-10V, norma yang diperkecil dari vektor [Xdiff, Ydiff]) (bandwidth 100Hz), oleh karena itu mereka harus diperoleh pada saat yang bersamaan. Saya membidik akurasi puncak 300uV di setiap saluran, jadi saya harus berhati-hati, bukan?
Bisakah Anda meninjau deskripsi desain di bawah dan memberi tahu saya apa yang harus ditingkatkan? Saya meragukan landasan secara khusus.
Pengkondisian sinyal: PCB saya memiliki 3 konektor SMA, masing-masing dengan filter RC urutan pertama pasif (R adalah impedansi keluaran frontend PSD) berukuran untuk cutoff 1,5kHz yang dirujuk ke ground analog lokal, dan output dari filter disangga oleh rendah opamp presisi tegangan offset dalam konfigurasi non-pembalik gain dengan kompensasi arus panjar - OP1177 . Saya tidak menemukan banyak dengan spesifikasi ini yang mampu menangani 600Ohm pada 10V dari pasokan +/- 15V (tidak sepenuhnya yakin ini akan berfungsi baik pada kenyataannya karena 16mA keluar dari grafik Vdropout, tetapi ekstrapolasi tampaknya mengatakan itu bisa? ). Tidak yakin apakah saya harus menambahkan tutup 220nF lain di resistor umpan balik.
Akuisisi: Kemudian output dari buffer pergi ke input dari ADC bipolar benar-benar diferensial - di sini LTC2348-16 -, sehubungan dengan ground analog lagi.
Skema pentanahan: Baik buffer dan ADC dilengkapi dengan +/- 15V sehubungan dengan pentanahan analog. Saya telah memeriksa dan biasanya semua PSU sistem diisolasi, jadi ground analog harus berada di tengah beberapa ground yang saling berhubungan tanpa loop:
Tata letak: Saya telah mengarahkan semua sinyal (termasuk alasan) untuk memastikan bahwa saya memiliki jalur terpendek, paling tidak paralel di antara sinyal, kembali dekat dengan sinyal, dan kemudian menambahkan 2 bidang ground analog di kedua sisi atas / bawah. Berikut adalah ringkasan dengan ikhtisar dengan pesawat, dan beberapa sinyal utama yang disorot dengan warna biru tanpa pesawat:
Untuk kontrol aktual dari UC, saya akan memulai konversi (pada frekuensi 600Hz) dengan mengirimkan pulsa 1us di saluran CNV, kemudian saya akan menunggu BUSY menjadi rendah, dan akhirnya saya akan memulai transfer SPI standar sampai saya mengumpulkan 3 paket pertama. Perangkat ini adalah satu-satunya di jalur SPI.
Pertanyaan:
- Apakah ada yang salah yang harus saya ubah, baik dalam skema atau tata letak? Ini untuk memastikan dewan memenuhi persyaratan.
- Praktik baik apa lagi yang tidak saya pikirkan? Ini untuk meningkatkan pemahaman saya tentang sirkuit analog.
Saya telah mencoba menerapkan arsitektur input bipolar yang benar dari lembar data ADC; alternatifnya juga menyarankan untuk menggunakan LTC1469 sebagai cara untuk mengonversi dari satu ujung ke diferensial jika menurut Anda itu jauh lebih baik, tetapi saya tidak melihat mengapa hal itu akan meningkatkan akurasi di sini (dan pemfilteran seperti yang dijelaskan tidak akan bekerja dengan baik dengan 600Ohm Rin).
Jika tidak, untuk arsitektur yang sama, LT1468 dapat menangani beban lebih baik meskipun kinerja keseluruhan lebih buruk?
Jawaban
Apakah ada yang salah yang harus saya ubah, baik dalam skema atau tata letak? Ini untuk memastikan dewan memenuhi persyaratan.
Saya tidak dapat melihat sensornya, dan seluruh skema pelindung mungkin tidak ditampilkan. tetapi mengikat perisai ke input ADC agak tidak biasa. Biasanya pelindung digunakan untuk mengalirkan arus ke ground dan menjauhi sinyal analog sensitif. Saya kira mengikat pelindung ke input analog negatif dari ADC adalah upaya untuk mendapatkan pengurangan. Dengan filter hanya pada pengurangan mode umum sisi sinyal
Setiap sambungan medan listrik ke pelindung harus didorong ke ground, jika ESD mengenai pelindung ada kemungkinan kecil itu bisa diarahkan ke ADC, yang tidak baik untuk ADC. Akan lebih baik untuk mengikat pelindung ke ground dan membuat jalur impedansi terendah untuk pelindung ke ground (Kecuali Anda memiliki tegangan referensi pada pelindung, yang dari PCB saya akan menduga jawabannya tidak.)
Desain yang berhasil akan menghasilkan visualisasi dan pengelolaan grounding dan arus balik. Ground tidak pernah nol volt, itu adalah konsep yang dibutuhkan saat mendekati level uV. Kabel berada dalam kisaran resistansi 100mΩ hingga 10mΩ. Katakanlah Anda memiliki sistem pentanahan yang 100mΩ dan Anda memiliki beban switching sebesar 3mV \$ V = IR \$jadi \$ 3mA*100m\Omega = 300uV\$
Beban switching lebih dari 3mA akan terlihat tanpa pentanahan yang baik.
atau \$ 3mA*10m\Omega = 30uV\$
Jadi dengan menurunkan tahanan sistem pentanahan (konektor kabel) akan mengurangi gangguan tegangan mode kommon dengan mengganti beban.
Sistem analog yang menyenangkan dalam kisaran sub-milivolt adalah sistem di mana hanya ada sedikit atau tidak ada beban switching pada sistem pengardean subsistem analog. Ini juga berarti menempatkan regulator dan terutama referensi di dekat ADC (mereka akan mengatur tegangan ke apa pun pin arde mereka, jadi meskipun Anda memiliki arde yang bergeser, itu tidak akan menimbulkan masalah jika ADC dan referensi tegangan melihatnya)
Sejauh pengardean berjalan, Anda memiliki loop arde jika jalur digital Anda berjalan langsung dari ADC ke prosesor, akan lebih baik jika Anda menggunakan isolator digital jika memungkinkan antara dua bagian, terutama jika papan motor mengalami perubahan beban ( di mana prosesor adalah beban yang berubah dalam dan dari dirinya sendiri). Jika titik pentanahan hanya di antara dua papan maka Anda telah menunjukkan perbedaan potensial dalam tegangan sistem pentanahan akan menghasilkan arus . Jadi yang terbaik adalah mengisolasi. Dan dengan isolasi tersebut, pastikan pengatur tegangan untuk rel juga terletak di sebelah ADC. Jika Anda mengemudikan sub sistem analog dari catu daya, periksa riak pada catu daya dan bagaimana pengaruhnya terhadap subsistem analog, sebaiknya gunakan pengatur tegangan untuk menangani riak atau kebisingan dari catu daya. PSRR dari opamps (dan ADC) akan menentukan berapa banyak gangguan catu daya yang masuk ke dalam sinyal.
Jika Anda ingin melakukan lebih baik dari 300uV, pastikan ground plane tidak memiliki arus yang mengalir melalui bagian Analog (seperti garis biru). Pastikan arus dari pelindung kembali ke tanah. Ketika saya mengatakan menjaga zona ini bebas dari arus balik, tidak memiliki beban yang akan mengirim arus balik melalui bagian ADC (arus sebenarnya menyebar di bidang tanah, kemudian mengikuti jalur impedansi terendah (resistansi di DC) kembali ke sumber (catu daya). Sebagai contoh, katakanlah via di C35 membuang arus yang berubah 10mA atau lebih, dan input catu daya terletak di J19. Arus 10mA akan mengalir menuju J19 dan pin ground (dan tutup pin ground) akan melihat groundnya bergeser ke atas dan ke bawah, yang tidak diinginkan.
Jika sensor Anda di-ground, ini akan menghasilkan masalah dan loop ground (Apapun SMA_CHx terhubung.
Selain itu saya tidak bisa berkomentar banyak tanpa melihat lebih banyak desainnya.
JIKA rentang frekuensi subsistem analog Anda adalah DC hingga 600Hz, maka letakkan filter low pass pada ADC pada atau dekat 600Hz. Filter mengurangi noise dan penutup jauh lebih mudah ditambahkan ke desain daripada memfilter secara digital.
Jika tidak ada yang lain, setidaknya dorong kedua input dari ADC.
Ini memberi ADC 6dB rentang yang lebih dinamis untuk digunakan karena melihat level dua kali lipat.
Anda hanya perlu menambahkan inverter (opamp) ke setiap keluaran ADC_CHn + yang ada.
Gunakan setengah dari opamp ganda untuk sirkuit + dan setengah lainnya untuk versi terbalik.
mensimulasikan sirkuit ini - Skema dibuat menggunakan CircuitLab