Mengapa PMOS di gerbang NAND di Seri Paralel dan NMOS?

Question

Mengapa PMOS dalam Paralel, dan NMOS dalam seri?

Answer 1

Desain CMOS statis bergantung pada perilaku pelengkap perangkat NMOS dan PMOS.

Jadi lihat apa yang akan membuat bagian atas "on" - A adalah 0 atau B adalah 0. Apa fungsinya? Itu membuat keluarannya tinggi.

Karena bagian bawah adalah seri, agar jalur ada ke tanah, A dan B harus 1 (NMOS - jadi "tinggi aktif"). Apa fungsinya? Itu membuat keluaran 0.

Gabungkan kombinasi tersebut:

A B | NAND(A,B)
--------------
0 0 |   1
0 1 |   1
1 0 |   1
1 1 |   0

Apakah Anda melihat bagaimana bagian di mana keluarannya 1 terlihat seperti ditutupi oleh A ATAU B, dan kombinasi dimana 0 ditutupi oleh setengah bagian bawah?

TA-DA! Itu desain CMOS statis jadul!

Answer 2

Apakah Anda tidak mengerti bahwa jika A dan B keduanya HI (yaitu benar) maka Out bukanlah HI, dalam arti bahwa kedua NMOS akan melakukan dan menghubungkan OUT ke 0?

Tugas NMOS adalah menarik LO, tugas PMOS adalah menarik HI. Jadi PMOS dan NMOS harus selalu melakukan hal yang berlawanan. PMOS menanggapi tingkat logika berlawanan dari NMOS. Oleh karena itu, PMOS disusun sebagai "pelengkap" dari NMOS.

"Pujian" adalah pengaturan yang melakukan hal yang sama tetapi beroperasi pada input terbalik. Anda mengubah ATAU <-> NOR dan membalik masukan untuk mendapatkan pujian. Perubahan dari NMOS ke PMOS secara otomatis menangani input terbalik karena itulah sifat PMOS dan NMOS, jadi yang harus Anda lakukan adalah mengubah koneksi seri NMOS menjadi paralel untuk PMOS yang sama dengan mengubah AND menjadi ATAU.

AND terhubung secara seri karena NMOS 1 AND NMOS 2 harus berjalan untuk menghubungkan output ke rel tegangan untuk menggerakkan output.

ATAU terhubung paralel karena hanya PMOS 1 ATAU PMOS 2 yang perlu dihantarkan untuk menghubungkan output ke rel tegangan untuk menggerakkannya.