Pemodelan tepi positif memicu T flip flop dengan asynchronous clear

Aug 19 2020

Saya memodelkan tepi positif yang dipicu T flip flop dengan asynchronous clear. Ini kodenya:

module t_flip_flop_exam (q,clk,clear,t);
  input t ;
  input clk;
  input clear;
  output reg q ;
  reg internal_t;
  always @ (clear)begin
    if (clear==1)
      q=0;
    else 
      q=q;
  end
  always @ (posedge clk)begin
        if (t==1)
          q=~q;
        else 
          q=q;
     
  end
  
endmodule

Apakah ini kode yang efisien? Apakah boleh memisahkan alwaysblok, atau adakah cara untuk menyertakan kode perilaku sinyal cleardan clksinyal dalam satu alwaysblok?

Jawaban

1 toolic Aug 19 2020 at 17:33

Ini adalah cara umum untuk menggabungkan alwaysblok:

module t_flip_flop_exam (q,clk,clear,t);
    input t;
    input clk;
    input clear;
    output reg q;

    always @(posedge clk or posedge clear) begin
        if (clear)
            q <= 0;
        else if (t)
            q <= ~q;     
    end
endmodule

Lebih baik membuat tugas ke sinyal dari satu alwaysblok.

Picu alwaysblok pada posedgedari clearsehingga sintesis dapat menyimpulkan logika yang diinginkan (asynchronous clear, synchronous toggle).

Gunakan tugas nonblocking ( <=) untuk logika sekuensial.

Tidak perlu dilakukan secara eksplisit q=qkarena sudah tersirat.