Perché il PMOS nel gate NAND è nelle serie parallela e NMOS?

Perché il PMOS è in parallelo e il NMOS è in serie?
Risposte
I progetti CMOS statici si basano sul comportamento complementare dei dispositivi NMOS e PMOS.
Quindi dai un'occhiata a cosa accenderà la parte superiore: A è 0 o B è 0. Cosa fa? Rende la resa elevata.
Poiché la parte inferiore è in serie, affinché esista un percorso verso terra, A e B devono essere 1 (NMOS - quindi "attivo alto"). Cosa fa questo? Rende l'uscita 0.
Metti insieme queste combinazioni:
A B | NAND(A,B)
--------------
0 0 | 1
0 1 | 1
1 0 | 1
1 1 | 0
Vedi come la parte in cui l'output è 1 sembra essere coperta da A OR B, e la combinazione in cui è 0 è coperta dalla metà inferiore?
TA-DA! Questo è il design CMOS statico della vecchia scuola!
Non capisci che se A e B sono entrambi HI (cioè veri) allora Out non è HI, nel senso che entrambi NMOS sarebbero in conduzione e quindi connetterebbero OUT a 0?
Il lavoro di NMOS è tirare LO, il lavoro di PMOS è tirare HI. Quindi il PMOS e il NMOS devono sempre fare la cosa opposta. Il PMOS risponde ai livelli logici opposti del NMOS. Pertanto, il PMOS è organizzato come il "complimento" del NMOS.
"Complimento" è l'arrangiamento che fa la stessa cosa ma opera su ingressi invertiti. Cambia OR <-> NOR e inverti gli input per ottenere il complimento. Il passaggio da NMOS a PMOS si occupa automaticamente degli ingressi invertiti perché questa è la natura di PMOS e NMOS, quindi tutto ciò che devi fare è cambiare le connessioni in serie del NMOS in parallelo per il PMOS che è lo stesso che cambiare AND in O.
AND è collegato in serie perché NMOS 1 E NMOS 2 devono essere conduttivi per collegare l'uscita a una barra di tensione per pilotare l'uscita.
OR è collegato in parallelo perché solo PMOS 1 O PMOS 2 devono essere conduttivi per collegare l'uscita a un binario di tensione per guidarlo.